Kopioi artikkelin PDF-versio
Ennusteiden mukaan vuonna 2005 yli 60 prosenttia elektroniikkalaitteista on kannettavia ja tuotteiden merkittävin trendi on miniatyrisointi. Tuotteet halutaan tehdä keveiksi, pieniksi, modulaarisiksi ja halvoiksi, mutta samalla vaatimuksina ovat myös suuri nopeus, tehokkuus, luotettavuus ja käyttäjäystävällisyys.
Tulevaisuuden kannettavia tuotteita ei voi enää toteuttaa käyttämällä erillisiä passiivisia komponentteja ja koteloituja puolijohdekomponentteja sekä perinteisiä piirilevy- ja pintaliitostekniikoita.
Oulun yliopiston, VTT Automaation ja VTT Elektroniikan TEKESin ja teollisuuden rahoituksella toteuttaman Elektroniikkatehdas 2005 -projektin tavoitteena oli tuottaa kuvaus elektroniikan tuotanto- ja valmistusteknologioiden näkymistä vuonna 2005 ja analysoida suomalaiseen elektroniikkateollisuuteen sopivat konseptit kehityshankkeiden toteutusta varten.
Projekti jakautui neljään osatehtävään: tulevaisuuden elektroniikkatuotannon peruskonseptit, tuotannon kokonaisohjaus liittyen yrityksen tietojärjestelmiin, älykkäät tuotantosolut ja kuljetusjärjestelmät sekä tulevat valmistusteknologiat. Projektin tuloksista on valmistunut raportti, joka julkaistaan kevään kuluessa. Seuraavassa esitetään valmistusteknologiaa luodanneen osatehtävän keskeiset tulokset.
Tämän hetken pakkaustehokkuus (piin osuus liitosalustan pinta-alasta) on matkapuhelimissa ja videokameroissa noin 10 prosenttia, ja se saavutetaan pääasiassa perinteisellä pintaliitostekniikalla: QFP-koteloidut (QFP=quad flat package) komponentit ovat 48 kerroksisilla piirilevyillä, joissa voi olla sokeita ja haudattuja läpivientejä. Huipputuotteissa on jo käytössä uusia lähes puolijohteen kokoisia mikropakkauksia (CSP = chip scale package) ja koteloimattomia puolijohdesiruja (flip chip -komponentit) sekä mikroläpivientejä sisältäviä liitosalustoja.
Lähivuosina pintaliitostekniikka on yhä edelleenkin merkittävin elektroniikan kokooonpanotekniikka. Erityyppiset tiheämmät pintaliitoliitoskomponentit, kuten BGA, CSP ja paljaat puolijohdesirut (flip chip) ovat voimakkaasti tulossa (katso sivu 29). Perinteisen piirilevytekniikan asteettainen kehitys jatkuu, mutta uusia ratkaisuja tarvitaan tiheiden integroitujen liitosalustojen aikaansaamiseksi. Lyijyttömät juotteet ja liimat ovat voimakkaan mielenkiinnon ja kehitystyön kohteena.
Noin viiden vuoden tähtäimellä pakkaustehokkuuden voidaan olettaa kasvavan 40 prosenttiin. Tämä saadaan aikaan BGA-, CSP- ja flip chip-komponenteilla sekä tiheillä mikroläpivientejä sisältävillä liitosalustoilla. Passiivikomponentit ovat osittain integroituja. Taulukossa 1 on esitetty esimerkkinä arvio matkapuhelimien liitos- ja liitosalustatekniikan kehittymisestä vuoteen 2005 mennessä.
Pakkaustekniikan tavoitteena seuraavien noin kymmenen vuoden aikana on jopa 10-kertainen parannus edullisuudessa, koossa ja suorituskyvyssä nykyiseen tasoon verrattuna.
Kannettavuustavoite saavutetaan komponenttien ja liitosalustojen kokonaisvaltaisella integroimisella. Alustan sisäkerroksiin valmistetut passiivikomponentit eivät vie tilaa pinnalta, jolloin nystykomponentit, kuten puolijohteen kokoiset pakkaukset ja flip chipit voidaan liittää hyvin lähelle toisiaan ja pakkaustehokkuus nousee nykyisestä vajaasta 10 prosentista aina 80 prosenttiin. Tämä vähentää painoa, minimoi kokoonpanoa ja säästää liitosalustan tilaa.
Kuva 1 esittää tulevaisuuden integroitua liitosalustaa, jossa pakkaustiheystavoite on toteutunut. Integroitu substraatti sisältää eristekerroksia, tiheitä metallikerroksia, valojohtimia, vastuksia, induktansseja ja kondensaattoreita.
Korkean suorituskyvyn vaatimus saavutetaan sekä kehittämällä parempia materiaaleja että lisäämällä pakkaustiheyttä.
Hintatavoite saavutetaan halvoilla materiaaleilla ja laaja-ala-prosessoinnilla, jossa saanto olisi korkea ja testaustarve vähäinen. Liitäntöjen sähköisen testauksen kustannukset pidetään kohtuullisina testaamalla laaja-alaisia piirilevyjä ennen niiden paloittelua.
Uudet rakenteet suunnitellaan kokonaisvaltaisella systeemitason menetelmällä, joka sisältää kehittyneet suunnittelutyökalut ja mallit kompleksiselle simuloinnille.
Teknisten ja taloudellisten kehitysnäkymien toteutuminen merkitsee myös suurien IC-palojen tarpeen vähenemistä, koska pienemmillä IC-paloilla ja integroidulla liitosalustalla saadaan tarvittava transistoritiheys. Tämä tulee laskemaan kokonaishintatasoa, koska pienempien IC-piirien valmistussaannot ovat korkeampia.
Kyselytutkimuksessa selvitettiin kotimaisen elektroniikkateollisuuden ja tutkimuslaitosten näkemyksiä eri valmistusteknologioiden tärkeydestä yrityksen kannalta nyt ja viiden vuoden kuluttua. Kysymykset koskivat liitosalustoja ja niiden valmistusprosesseja, liitostekniikoita, suunnittelua ja testausta. Seuraavassa on tuloksia lyhyesti.
Tiheät integroidut piirilevytekniikat nähtiin erittäin merkittävänä jo nyt (lähes puolet vastanneista) ja varsinkin viiden vuoden kuluttua (lähes 80 %). Tässä sekä tuotekehitys- että tuotantohenkilöiden näkemykset olivat varsin yhtenevät. Noin kolmannes pitää erittäin kapeiden ja tiheiden johtimien (Ultra fine-line -tekniikka) valmistuksen merkittävänä nyt. Viiden vuoden kuluttua tekniikka on erityisen tärkeä alihankkijoille (yli 70%) ja myös tuotekehitykselle (lähes 60 %). Noin puolet pitää passiivikomponenttien integrointia merkittävänä viiden vuoden kuluttua.
Pakkauksen testaus ja luotettavuus on luonnollisesti tuotteita tekeville yrityksille tärkeä tällä hetkellä ja tulevaisuudessa. Myös alihankkijoille aiheen merkitys kasvaa jatkossa. Tuotantoyritykset näkevät pakkauksen kokonaissuunnittelun tärkeänä, mikä korostuu vielä viiden vuoden kuluttua. Alihankintayrityksille aihe on vähemmän tärkeä, vaikka merkitys lisääntyy tulevaisuudessa. Termomekaaninen suunnittelu nähdään jo tällä hetkellä tuotekehityksessä ja tuotannossa tärkeänä, viiden vuoden kuluessa senkin tärkeys korostuu.
Nopean elektroniikan pakkaustekniikka on tällä hetkellä merkittävää noin neljännekselle, viiden vuoden kuluttua yli puolelle vastanneista.
Uusien ja lyijyä korvaavien liitosmenetelmien (flip chip -bondaus ja liimat) käytöllä on tärkeä asema viiden vuoden kuluttua.
Laserprosessointia ei tällä hetkellä pidetä kovin merkittävänä, mutta viiden vuoden kuluttua kuitenkin jo noin puolet vastanneista pitää aihetta tärkeänä tai erittäin tärkeänä.
Monikerroskeraamiliitosalustat on kehittyvä teknologia, jolla ei vielä ole monille merkitystä. Kasvupotentiaalia nähdään erityisesti tuotekehityksessä ja alihankkijoiden parissa.
Kartoituksen yhteenvetona voidaan todeta, että teollisuudessa suurimmat valmistusteknologian kehittämistarpeet ovat integroiduissa piirilevytekniikoissa sisältäen kapeat johdotukset, passiivikomponenttien integroinnin, laserprosessoinnin ja suunnittelun. Uudet liitosmenetelmät nähdään erittäin tärkeinä, samoin monikerroskeraamit. Näistä onkin ollut jo vuoden käynnissä "Uudet integroidut liitosalustat"-projekti (katso sivu 36).
Edellä kuvatut teknologiatrendit ja teollisuuden tarpeet tukevat voimakkaasti suunnitelmia panostaa edelleen tiheiden integroitujen liitosalustojen kehittämiseen, sekä näistä ja paljaista puolijohdesiruista ja BGA- ja CSP-komponenteista koostuvien mikromoduulien tuotantotekniikan ja molempiin läheisesti liittyvien suunnittelu-, tarkastus- ja testausmenetelmien kehittämiseen.
Erityisen suuri potentiaali nähdään RF-sovelluksiin ja vaativiin ympäristöolosuhteisiin soveltuvalla LTCC-tekniikalla (low temperatute cofired ceramics = monikerroskeraamiliitosalustojen valmistustekniikka), jonka proto- ja piensarjojen valmistuksen tarjonta Euroopassa ja muuallakin maailmassa on vähäistä.
1. M. Sage, E. Cariou, "The Revolution in Communications", Future Circuits International, Issue 1, Volume 2, 1997, pp.15-18.
2. I. Turlik, et al., "Chip-Scale Packaging Trends for Portable Electronics", Future Circuits International, Issue 1, Volume 2, 1997, pp.45-48.
3. "Joint Industry Standard: Implementation of Flip Chip and Chip Scale Technology", JEDEC standard J-STD-012, January 1996.
4. "The National Technology Roadmap for Electronic Interconnections", The Institute for Interconnecting and Packaging Electronic Circuits (IPC), 1997.
5. "Roadmaps of Packaging Technology", Integrated Circuit Engineering (ICE), 1997.