Kopioi artikkelin PDF-versio
Matkapuhelimet ovat kutistuneet nopeasti ja pieni koko on merkittävä markkinointitekijä. Pienestä koosta huolimatta puhelimelta odotetaan enemmän kuin edeltäjiltään muistin ja ominaisuuksien suhteen. Esimerkiksi internet-sovellukset vaativat runsaasti suorituskykyä, kun toisaalta valmius- ja puheajan on oltava mahdollisimman pitkä, mikä edellyttää pientä tehonkulutusta.
Käyttökohteesta riippumatta myös puolijohdeprosessien kehittyminen ja lisääntynyt integrointiaste edellyttävät uusia kotelointi- ja liitostekniikan ratkaisuja, jotta integroitujen piirien ominaisuuksista saadaan mahdollisimman paljon hyödynnettyä. Tästä huolimatta tuotteiden kustannukset on pidettävä mahdollisimman alhaalla, sekä tehdastasolla että lopputuotteessa. Näitä varsin ristiriitaisia vaatimuksia on erittäin vaikea täyttää perinteisten kotelointitekniikoiden ja liitosprosessien avulla.
Jotta komponenttitiheyttä laitteessa voitaisiin kasvattaa, on komponenttien kokoa pienennettävä. Usein myös integroitujen piirien liitosnastojen lukumäärä lisääntyy, mikä puolestaan kasvattaa kotelon kokoa. Tällöin voidaan perinteisten pintaliitoskomponenttien sijaan käyttää Ball Grid Array -tyyppisiä komponentteja, joissa liitosnastat on järjestetty matriisin muotoon kotelon alle. Tämäntyyppisten koteloiden käyttö kasvaa nopeasti lähivuosina ja esimerkiksi Toshiban arvion mukaan niiden osuus kasvaa nopeasti vajaasta 10 prosentista yli 50 prosenttiin.
Siirtämällä liitosnastat kotelon alle saadaan tehokkaasti pienennettyä kotelon kokoa sen sisältämän integroidun piirin pinta-alaan verrattuna. Pienemmän koon lisäksi savutetaan parempi sähköinen suorituskyky, koska signaalin kulkema matka kotelon sisällä lyhenee huomattavasti verrattuna jalallisiin komponentteihin. Matriisityyppisiä koteloita ovat Ball Grid Array (BGA) ja Chip Scale Package (CSP). Uusien koteloratkaisujen lisäksi voidaan paljas puolijohde liittää suoraan piirilevyyn esimerkiksi Flip Chip - (F/C) (tämä voi olla joko matriisi- tai reunaratkaisu) tai Chip-on-Board -tekniikoita (COB) käyttäen (vain reunaratkaisuja).
BGA-kotelossa integroitu piiri liitetään koteloalustaan (muovi, keraami) useimmiten lankaliitoksilla, mutta on olemassa myös koteloita, joissa käytetään Flip Chip -liittämistä. Kun integroitu piiri on liitetty alustaan (interposer), suojataan se joko muovivalulla tai kapseloimalla. Alustan alle valmistetaan liitosnastat, yleensä eutektisesta tina-lyijy-juotteesta tai joissakin tapauksissa korkeamman lyijypitoisuuden omaavasta juotemetallista. Kuvassa 3 on kaaviokuva tyypillisestä BGA-rakenteesta.
BGA-koteloissa liitosnastojen jakoväli on 1.0, 1.27, 1.5 tai 2.54 millimetriä ja lukumäärä voi olla välillä 1801100. Yleisimmissä sovellutuksissa BGA-koteloiden nastamäärä on luokkaa 240300. Suuri osa käytetyistä BGA-koteloista on valmistettu muovialustalle (Plastic BGA, PBGA), jolloin alustana voi olla perinteinen FR-4-piirilevy tai kehittyneempi materiaali. Erittäin vaativiin kohteisiin soveltuu keraaminen BGA (CBGA). Lisäksi suuritehoisille komponenteille voidaan käyttää BGA-koteloita, joissa on esimerkiksi kuparista valmistettu jäähdytyselementti tai suoraan integroidun piirin alla on liitosnastoja, joiden tehtävä on johtaa lämpö piirilevylle. Piirilevylle prosessoidaan vastaavasti kuparijohtimet, jotka johtavat lämmön pois komponentin alta.
BGA-koteloilla on useita hyviä puolia. Kotelotyyppi sallii suuren liitosnastamäärän suhteellisen karkealla jakovälillä (1,5 verrattuna QFP-koteloiden 0,5:milliin). Sähköiset ja lämpöominaisuudet ovat hyvät ja koteloa voidaan käyttää perinteiseen pintaliitostekniikkaan perustuvassa kokoonpanossa. Koska liitosnastat ovat juotemetallipalloja ja sijaitsevat kotelon alla, on nastojen vahingoittumisriski käsiteltäessä paljon pienempi kuin jalallisilla komponenteilla.
BGA-koteloiden käyttöä rajoittaa tietyissä sovellutuksissa hinta, joka on kuitenkin lähestymässä jalallisten koteloiden hintaa. Lisäksi muovialustaisilla BGA-koteloilla on todettu esiintyvän niin sanottua popcorn-ilmiötä, jossa koteloon kertynyt kosteus laajenee voimakkaasti juotosuunissa aiheuttaen kotelon rikkoutumisen. Tämä voidaan kuitenkin välttää säilyttämällä komponentteja oikein ja mahdollisesti lämpökäsittelemällä komponentit uunissa ennen kokoonpanoa. Tämä aiheuttaa kuitenkin lisätyötä kokoonpanolinjalla, mikä on syytä pitää mielessä.
Kokoonpanon kannalta oleellisiin ero BGA-koteloiden ja jalallisten pintaliitoskoteloiden välillä on se, että BGA-kotelon juotoksia ei voi visuaalisesti tarkastaa kokoonpanon jälkeen, koska liitosnastat ovat komponentin alla. Tällöin on käytettävä röntgenlaitetta tai akustisia menetelmiä. Jos komponentteja asennetaan molemmin puolin piirilevyä, ei BGA-koteloita saa sijoittaa samalle kohtaa levyn eri puolilla. Näin siitä syystä, että kotelot varjostavat toisiaan röntgenkuvassa ja kuvasta ei nähdä, ovatko liitokset kunnossa.
Testaus voi osoittautua ongelmaksi, koska komponenttitiheys kasvaa. Jos piirilevyllä tarvitaan paljon testauspisteitä uusien matriisikomponenttien takia, menetetään edut, joita näiden käytöllä haettiin. Siksi on tärkeää, että testaustarve määritellään erittäin huolellisesti ja pyritään minimoimaan testipisteiden määrä piirilevyllä. Toisaalta testausta voidaan käyttää liitosten tarkastamiseen: katkokset ja oikosulut näkyvät sähköisissä testeissä.
Kokemukset ovat osoittaneet, että BGA-komponentteilla saanto on parempi kuin jalallisilla komponenteilla, kunhan kokoonpanoprosessi on huolellisesti määritetty ja testattu ennen massatuotantovaihetta. Tämä johtuu osittain siitä, että komponentin liitosnastojen tasomaisuus on parempi kuin jalallisilla komponenteilla. Lisäksi sulan juotteen pintajännitys vetää komponentin paikalleen, vaikka komponentti olisi kohdistettu jopa 50 prosenttia sivuun ideaalisesta paikasta.
Viallisten BGA-komponenttien vaihtaminen on vaikeampaa kuin jalallisten komponenttien, koska liitosnastat ovat komponentin alla. Liitoksia ei voi avata tavanomaisilla työkaluilla, vaan tarvitaan tarkoitukseen suunniteltu korjausasema. Kaupallisesti saatavilla olevissa korjausasemissa on erityinen työkalu komponentin irrottamiseen (Kuva 4). Suutin johtaa kuumaa kaasua komponentin alle ja kun juote on sulanut, tyhjiöpinsetti nostaa komponentin irti alustasta.
Monissa laitteissa myös alustan voi lämmittää tasaisemman lämpöjakauman saavuttamiseksi. Uuden komponentin asennus onnistuu samalla laitteella. Kriittinen vaihe korjaustyössä on oikean lämpötilaprofiilin määrittäminen, jotta juote saadaan sulamaan ja toisaalta vältetään liiallinen metallienvälisten yhdisteiden kasvu juoteliitoksessa eikä vahingoiteta ympäröiviä komponentteja. Tuotetta suunniteltaessa korjaustyö tulee ottaa huomioon siten, että BGA-komponenttien ympärille jätetään riittävästi tilaa korjaustyökalulle.
Suunnittelijan kannalta BGA-komponenttien käyttämisessä on muutamia huomioitavia seikkoja. Koska liitosnastat ovat matriisissa komponentin alla ja niiden lukumäärä on suuri, voi kaikkien nastojen kytkemisessä muihin komponentteihin olla vaikeuksia. Tällöin täytyy käyttää piirilevytekniikkaa, joka sallii kapeammat johtimet ja johdinvälit. Lisäksi saattaa olla edullista käyttää mikroläpivientitekniikkaa, jolla erittäin pieniä sokeita ja haudattuja läpivientejä voidaan tuottaa piirilevylle. Tästä myöhemmässä kappaleessa.
Chip Scale Package (CSP) on kehittyneempi versio BGA-kotelosta, sillä perusajatus on sama: liitosnastat ovat matriisissa kotelon alla. Erona BGA-koteloon on huomattavasti pienempi koko, joka on määritelty JEDEC-standardissa siten, että kotelon ulkoreunan pituus saa olla enintään 1,2 kertaa suurempi kuin IC-piirin ulkoreunan mitta. CSP-koteloilla myös liitosnastojen jakoväli on pienempi, välillä 0,51,0 milliä ja liitosnastojen lukumäärä tyypillisesti 48176 kappaletta, joskin myös suuremmista nastamääristä puhutaan.
CSP-kotelotyyppejä on tällä hetkellä yli 30, ja standardointityö on vasta alkuvaiheessa. On todennäköistä, että vain muutama tulee laajemmin käyttöön ja muut joko häviävät tai niitä käytetään erityiskohteissa. Esimerkiksi yhdysvaltalaisen Tesseran kehittämä µBGA(r) tullee olemaan de-facto-standardi muistipiireissä, sillä muun muassa Intel on ostanut lisenssin kyseiseen kotelotyyppiin ja aikoo markkinoida flash-muistejaan tässä kotelossa.
CSP-kotelot jaetaan yleisimmin neljään luokkaan: jäykälle alustalle valmistetut (rigid interposer), joustavalle alustalle valmistetut (flexible interposer), kiekkotason kotelot (wafer level) ja lead-frame-tyyppiset kotelot (kuva 5). Kaupallisesti saatavilla on lähinnä lead-frame-tyyppiin ja joustavalle alustalle koteloituja IC-piirejä, useimmiten muistipiirejä. Liitosnastojen määrä jää yhdeksässä tapauksessa kymmenestä alle sadan.
Johtuen teknologian kypsymättömyydestä ja pienistä valmistusmääristä, CSP-koteloiden hinta on korkeampi kuin perinteisten koteloiden (Kuva 6). Kysynnän kasvaessa hinta lähestyy kuitenkin nopeasti standardikomponenttien hintoja. Jos tuotteessa aiotaan käyttää CSP-koteloon pakattuja piirejä, on syytä varmistaa, että komponenttitoimittaja kykenee toimittamaan halutussa kotelossa tarvittavia määriä komponentteja. Vuonna 1997 arvioidaan maailman CSP-koteloiden käyttömäärän jo ylittävän 30 miljoonaa, mutta melkein kaikki ovat muistipiirejä.
JEDEC-standardin määritelmän mukaan CSP-kotelot soveltuvat käytettäväksi muiden pintaliitoskomponenttien kanssa, joten kokoonpanoprosessiin ei tarvita muutoksia. Koska liitosnastat ovat erittäin pieniä ja pakattu tiheään, täytyy kokoonpanoprosessi tutkia ja testata huolellisesti ennen valmistuksen aloittamista. Kriittiset vaiheet ovat juotepastan painaminen, komponentin kohdistus ja asettelu sekä jossain määrin juotosprosessi.
Juotepastan painaminen on vaikeaa, koska liitosalueiden koko verrattuna stensiilin paksuuteen on pieni. Tällöin on vaarana se, että juotepasta ei painettaessa jää piirilevylle, vaan tarttuu stensiiliin. Tuloksena on avoin liitos ja levyn romuttaminen tai korjaaminen. Jos piirilevylle tulee suurikokoisia komponentteja CSP-komponenttien lisäksi, täytyy turvautua erityisjärjestelyihin riittävän juotemäärän saamiseksi myös suuremmille komponenteille. Kyseeseen tulee esimerkiksi lisäpastan annostelu ruiskulla (dispenseri).
Edullisempaa on suunnitteluvaiheessa sijoitella komponentit niin, että levyn eri puolille tulee mahdollisimman samankokoisia komponentteja, jolloin oikean juotepastamäärän painaminen on helpompaa. Moni CSP-toteutus vaatii uutta mikroläpivientitekniikkaa, jotta komponenttien johdottaminen piirilevyllä onnistuu.
Koska CSP-kotelo on pieni, saattaa komponentin jäähdyttäminen osoittautua ongelmalliseksi. Pienet juotosliitokset eivät kestä komponenttiin liitetyn jäähdytyselementin painoa, joten lämpö täytyy johtaa pois muilla tavoin. Esimerkiksi BGA-koteloilla käytetyt ylimääräiset liitosnastat kotelon alla voivat ratkaista ongelman.
Tarkastuksen, testauksen ja korjaamisen suhteen CSP-kotelot ovat samalla viivalla BGA-koteloiden kanssa. Liitosten tarkastus onnistuu vain röntgenlaitteella tai akustisella mikroskoopilla. Testaus ja korjaus on vaikeampaa, koska komponentit ovat huomattavasti pienempiä kuin BGA-kotelot. Huolellisen ja ennakoivan suunnittelun avulla ongelmat näillä alueilla voidaan välttää.
Koteloimaton IC-piiri voidaan liittää alustaan kahdella eri menetelmällä: Flip Chip ja Chip-On-Board (COB). Flip Chip -tekniikassa piirin liitosalueille valmistetaan nystyt, yleisimmin tina-lyijyjuotteesta, kullatusta nikkelistä tai kullasta. Nystytetty piiri liitetään alustaan aktiivinen puoli alustaa kohti ja piiri suojataan niin sanotulla underfill-materiaalilla. Underfill eli alustäyte on useimmiten epoksia, joka kykenee tunkeutumaan IC-piirin ja alustan väliseen kapeaan rakoon (50100µm). Tämä alustäyte sitoo piipalaa alustaan siten, että erot lämpölaajenemiskertoimissa eivät pysty rikkomaan liitoksia lämpövaihteluissa. COB-tekniikka muistuttaa perinteistä komponentin kotelointia: IC-piiri liimataan alustaan, minkä jälkeen sähköiset kytkennät tehdään lankaliitoksin. Asennettu piiri suojataan edelleen epoksilla.
Flip Chip -liittäminen muistuttaa BGA- ja CSP-tekniikoita, sillä tässäkin tapauksessa liitosnastat ovat komponentin alla. Piiri on kuitenkin koteloimaton ja liitosnastojen jakoväli on huomattavasti pienempi, usein alle 250 µm. Suojaamattoman piirin käsittely on vaikeampaa kuin koteloidun, joten Flip Chip-prosessi edellyttää suurempaa varovaisuutta ja tarkkuutta kuin BGA ja CSP. Lisäksi pienemmät dimensiot vaativat laitteilta suurempaa kohdistustarkkuutta, vaikka itsekohdistuvuus toimii tässäkin tapauksessa. Edellä mainituista syistä Flip Chip -liittämiseen käytetään yleensä tätä varten suunniteltuja laitteita, mutta asettelukoneiden valmistajat kehittävät laitteisiinsa moduuleita, jotka mahdollistavat normaalin asettelukoneen käytön myös Flip Chip -prosessissa. Tällöin itse piirit liitetään juotosuunissa Flip Chip- bonderin sijaan.
Suojausprosessi vaatii ylimääräisiä prosessiaskelia verrattuna pintaliitostekniikkaan. Alustäyte levitetään erillisellä laitteella, joka annostelee epoksin IC-piirin reunalle, mistä kapillaarivoimat vetävät sen piirin alle. Tämän jälkeen alustäyte kovetetaan uunissa. Kovettamisen jälkeen piiriä ei voi enää poistaa piirilevyltä, vaan ne on testattava ja korjattava ennen suojausta.
Suojaus- ja korjausprosessit edellyttävät, että komponentin ympärille jätetään suunnitteluvaiheessa riittävästi tilaa dispenserille ja korjaustyökalulle. Korjaus suoritetaan samaan tapaan kuin BGA- ja CSP-koteloille. Samoin tarkastus- ja testausprosessit on hyvä pohtia hyvissä ajoin ja prosessien toimivuus on varmistettava prototyyppivaiheessa.
Flip Chip -liittäminen asettaa erittäin suuria vaatimuksia piirilevylle, koska liitosalueiden koko on huomattavasti pienempi kuin pintaliitoskomponenteilla. Tällöin piirilevyn valmistajan on hallittava oma tuotantoprosessinsa myös tiukoilla toleransseilla, jotta saanto on riittävän korkea ja siten piirilevyn kustannukset pysyvät hyväksyttävällä tasolla. Edellä mainitut mikroläpivientilevyt ovat eräs ratkaisu, kun levyjen saatavuus ja laatu varmistetaan ennen Flip Chip -tekniikan käyttöönottoa. Lisäksi kokoonpanoprosessin kyvykkyys on varmistettava.
Ongelmia voi tuottaa IC-piirien saatavuus halutulla nystymetallurgialla. Jos piiriä on käytetty koteloituna, saattaa Flip Chip -sovellus vaatia liitosalueiden uudelleen ryhmittämisen prosessoimalla puolijohteelle lisää eriste- ja johdinkerroksia. Tämä siksi, että lankaliitoksissa käytetty jakoväli on usein liian pieni käytettäväksi Flip Chip -tekniikassa. Piirin uudelleen suunnittelu ja lisäprosessit nostavat tuntuvasti kustannuksia.
Komponenttien valmistajat eivät välttämättä toimita komponentteja nystytettyinä, jolloin nystytysprosessi on suoritettava tähän erikoistuneissa yrityksissä. Lisäksi on mahdollista, että komponenttitoimittaja ei suostu toimittamaan koteloimattomia piirejä. Tämä johtuu siitä, että koteloimattomia piirejä on vaikea testata nopeasti ja luotettavasti. Lisäksi puolijohdeyritykset ovat investoineet testauskäytäntöön, jossa täydellinen testaus tehdään vasta koteloiduille piireille. Koteloimattomien piirien testauskustannukset siirtyvät hintaan, tai vaihtoehtoisesti piiritoimittaja jättää testaamisen vähemmälle, jolloin riskinä on viallisten piirien pääsy kokoonpanoprosessiin. Seurauksena on suurempi korjaustarve, mikä kasvattaa piirin käyttäjän kustannuksia.
Flip Chip -tekniikan standardointi on vielä alkuvaiheessa, joten lähes jokaisella tekniikkaa käyttävällä yrityksellä on omat ratkaisunsa. Eräs suuri ongelma on se, että puolijohdevalmistajien prosessit eroavat toisistaan ja samat toiminnot omaava piiri voi olla huomattavan erilainen ulkoisilta mitoiltaan ja muilta ratkaisuiltaan. Vielä suurempi ongelma on niin sanottu chip shrink, eli piipalan koko pienenee piiriteknologian kehityksen myötä. Näitä eroja ei huomaa, kun piirit koteloidaan standardien mukaisiin koteloihin, mutta kun käytetään paljaita piirejä, erot voivat aiheuttaa suuria ongelmia.
COB perustuu samaan tekniikkaan kuin komponenttien kotelointi, joten piireihin ei tarvitse tehdä muutoksia tai erillistä liitosmetallointia. Lisäksi lankaliitostekniikka on kypsä menetelmä, jonka useat yritykset hallitsevat, joten prosessi on helppo ottaa käyttöön. Lisäksi piirilevyltä ei vaadita yhtä suurta tiheyttä kuin Flip Chip -tekniikkaa käytettäessä. COB-prosessi sisältää kolme vaihetta: komponentti liitetään piirilevylle liimaamalla, minkä jälkeen langat liitetään. Tämän jälkeen komponentti kapseloidaan tarkoitukseen soveltuvalla polymeerillä. Lankaliittämistä ja suojausta varten komponentin ympärille on jätettävä vapaa alue, joka saattaa olla suurempi kuin Flip Chipin tapauksessa. Piirin vaihtaminen on vaikeaa sen jälkeen, kun se on liimattu alustaan, joten piirien laadulla on suuri vaikutus siihen, saadaanko COB-prosessin saanto riittävän korkeaksi.
Uudet kotelointitekniikat (BGA, CSP ja Flip Chip) edellyttävät useissa tapauksissa piirilevyiltä erittäin suurta johdotustiheyttä. Perinteiset monikerrospiirilevyt porattuine läpivienteineen eivät kykene kytkemään kaikkia komponentteja toisiinsa ilman, että kerrosten lukumäärä kasvaisi huomattavasti. Tästä syystä useat piirilevyvalmistajat ja myös laitevalmistajat, erityisesti Japanissa, ovat kehittäneet mikroläpivienteihin (microvia) perustuvia piirilevytekniikoita.
Piirilevyyn ydinkerrokseen (esimerkiksi 2-puolinen tai monikerroksinen FR-4) lisätään erilaisin tekniikoin ohuita eristekerroksia (paksuus tyypillisesti 50100 µm), joihin tuotetaan pieniä läpivientejä (Kuva 7). Läpiviennit tehdään laserporaamalla, plasmaetsaamalla tai käyttämällä valoherkkää polymeeriä, johon ne valotetaan. Mikroläpivientien halkaisija on tyypillisesti 100 µm ja läpiviennin kauluksen koko 150300 µm. Lisäksi johtimen leveydet ja johdinvälit ovat luokkaa 75100 µm.
Tavallisten porattujen läpivientien halkaisija on minimissään 300µm ja läpiviennin kaulus 500600 µm, joten mikroläpivientien avulla saadaan runsaasti piirilevyn pinta-alaa hyötykäyttöön ja tämä kehitys on vasta alussa. Taulukkoon I on koottu eri tekniikoin valmistettavien piirilevyjen suunnittelusääntöjä.
Korkea hinta on haittapuoli tällaisten piirilevyjen käytössä. Hinta on tällä hetkellä 23-kertainen verrattuna perinteisiin monikerrospiirilevyihin. Toisaalta tuotteen integrointiaste kasvaa, ja usein piirilevyn hinta toimintojen määrää kohden saattaa jopa pienentyä. Lisäksi piirilevyn pinta-alaa voidaan pienentää, jolloin piirilevykustannukset jäävät pienemmiksi.
Käytettäessä esimerkiksi CSP-koteloita tai Flip Chip -liittämistä, perinteinen juottaminen käy yhä vaikeammaksi. Tästä syystä myös liitosprosesseja kehitetään edelleen sopivammaksi uusia tekniikoita ajatellen. Yksi vaihtoehto on pinnoittaa juotemetalli piirilevyn liitosalueille, jolloin pastanpainoprosessia ei tarvita ja vältytään monilta siihen liittyviltä ongelmilta. Eräs erikoissovellus juotepinnoituksesta on Transfusion Bonding -tekniikka (TFB).
TFB-juotoksessa piirilevyn ja myös IC-piirin liitosalueet pinnoitetaan elektrolyyttisesti tinakerroksella, jonka päälle pinnoitetaan hyvin ohut (0,52 µm) kerros vismuttia. Kun integroidun piirin ja piirilevyn liitosalueet painetaan vastakkain ja liitos kuumennetaan yli 140 celsius-asteen, sekoittuvat tina ja vismutti keskenään ja liitosalue sulaa (eutektisen tina-vismuttiseoksen sulamislämpötila on 139°C). Koska vismuttikerrokset ovat hyvin ohuita, jää myös sulakerroksen paksuus pieneksi. Kun vismutti on liuennut tinaan, jähmettyy liitos liitoslämpötilassa.
Jos liitos halutaan aukaista uudelleen korjausprosessissa, täytyy lämpötilan olla huomattavasti korkeampi kuin liitosprosessissa, koska liitoksen metallurginen koostumus on tinavaltainen (puhtaan tinan sulamispiste on 232°C). Koska metallit on pinnoitettu vain liitosalueille ja sulan määrä on pieni, ei käytännössä ole riskiä oikosuluista ja menetelmää voidaan käyttää hyvin tiheisiin liitoksiin. Teknologiaa on aktiivisesti kehitetty Teknillisessä korkeakoulussa Elektroniikan materiaali- ja valmistustekniikan laboratoriossa.
Toinen uusi menetelmä, jolla voidaan liittää tiheitä komponentteja, on anisotrooppisesti sähköä johtavat liimat. Anisotrooppiset liimat ovat komposiittimateriaaleja, jotka muodostuvat polymeerimatriisista ja siihen sekoitetuista sähköä johtavista partikkeleista (0,510 tilavuusprosenttia). Partikkelit ovat joko metallia tai metallipinnoitettua muovia ja niiden halkaisija on tyypillisesti 510 µm. Partikkeleita on liimassa niin vähän, etteivät ne ole kontaktissa toistensa kanssa.
Liima levitetään piirilevylle ja komponentti asetetaan liimakerroksen päälle. Tämän jälkeen liitos kuumennetaan käyttäen lisäksi painetta. Paine puristaa johdepartikkelit komponentin ja piirilevyn liitosalueita vasten, jolloin syntyy sähköinen kontakti komponentista piirilevyyn kohtisuoraan liiman tasoa vasten. XY-suunnassa liima toimii edelleen eristeenä, joten menetelmä soveltuu hyvin jopa 75µm jakovälin omaavien komponenttien liittämiseen. Kuvassa 8 on kaaviokuva anisotrooppisesti johtavasta liitoksesta. Anisotrooppisia liimoja käytetään lähinnä näytönohjainten liittämiseen lasille, eli Chip-On-Glass -sovelluksissa. Hitachi ja Casio ovat ottaneet menetelmän käyttöön piirien liittämiseksi piirilevylle uusissa tuotteissaan.
Kokonaan uusi lähestymistapa on Chip First -tekniikka, jossa lähtökohtana ovat paljaat IC-piirit. Nämä liimataan joustavaan alustaan, johon valmistetaan läpiviennit laserporauksen avulla (Kuva 9). Läpiviennit yhdistävät IC-piirin nastat alustan toiselle puolen, jonne puolestaan kasvatetaan johdinkerros. Tämän jälkeen lisätään eristekerros ja tehdään siihen läpiviennit vastaavalla tavalla. Eriste- ja johdinkerroksia lisätään tarpeen mukaan, kunnes tarvittavat johdotukset on tehty. Lisäksi kerroksiin voidaan integroida passiivisia komponentteja. Varsinaista piirilevyä ei Chips First -tekniikassa käytetä, vaan "alusta" rakennetaan IC-piirien ympärille ja prosessi muistuttaa puolijohdeprosesseja. Tämä mahdollistaa suuren integrointitiheyden, mutta toisaalta käyttäjältä vaaditaan uudenlaista osaamista, ellei prosessia tehdä alihankintana.
Kun harkitaan uuden teknologian käyttöönottamista uudessa tai uudelleen suunniteltavassa tuotteessa, elintärkeä kysymys on: onko kyseinen teknologia riittävän luotettava meidän tarpeisiimme? Jos käytetään CSP-koteloita ja mikroläpivientipiirilevyjä, itse kotelon, piirilevyn ja myös liitosten luotettavuus on kysymysmerkki. Useissa tapauksissa kotelointi- ja piirilevymateriaalit ovat ainakin osittain uusia ja juoteliitosten koko on kertaluokkaa pienempi kuin pintaliitoskomponenteilla.
Kokoonpanoon liittyvät seikat, kuten juotepastan painaminen, komponenttien asettelu, liitosprosessi sekä tarkastus ja testaus on tutkittava perusteellisesti. Kyseisiin prosesseihin liittyy seikkoja, joista suunnittelijan tulee olla selvillä harkitessaan uuden kotelotyypin tai liitostekniikan käyttöä. Lisäksi täytyy selvittää saatavuuteen ja standardoimiseen liittyviä kysymyksiä.
Jalallisilla pintaliitoskomponenteilla liitosnastat muovautuvat kohtuullisen helposti kuormituksen alla eikä kriittisiä jännityksiä pääse muodostumaan. Kun liitosnastat ovat matriisimuodossa jäykän kotelon alla, saattaa liitoksiin helposti muodostua suuriakin mekaanisia jännityksiä lämpötilavaihtelujen aikana. Tämä johtuu materiaalien erilaisista lämpölaajenemiskertoimista, jolloin ne laajenevat ja kutistuvat eri tavoin lämpötilan muuttuessa.
Käyttäjän on varmistettava käyttämänsä uuden teknologian luotettavuus itse. Kirjallisuudesta löytyy suuntaa antavia tuloksia luotettavuustesteistä uusille kotelotyypeille ja piirilevyille. Koteloiden ja piirilevyjen nopea kehitys aiheuttaa sen, että materiaalit eivät välttämättä ole samat kuin raportoiduissa testeissä ja niitä ei voi suoraan soveltaa käyttäjän tilanteeseen. Useimmat kotelovalmistajat kykenevät osoittamaan koteloidensa luotettavuuden eri standardien mukaan, mutta nämä raportit eivät kerro luotettavuudesta juuri käyttäjän laitteessa.
Termomekaaninen mallinnus on käyttökelpoinen työkalu suunniteltaessa luotettavuustestejä ja ennustettaessa suunnitellun rakenteen ongelmakohtia. Mallinnuksen avulla voidaan laskea suurimmat rakenteeseen muodostuvat mekaaniset jännitykset eri lämpötiloissa. Kun mallinnustulokset varmistetaan vielä testein, voidaan uuden tekniikan edut hyödyntää täysimittaisesti ja ottaa tekniikka käyttöön luottavaisin mielin.
Huolimatta nopeasti kasvavasta käytöstä BGA-tyyppiset kotelot muodostavat vain pienen osan elektroniikkateollisuuden käyttämistä koteloista lähivuosina. Esimerkiksi vuonna 1995 käytettiin 6000 miljoonaa QFP-koteloa, mutta vuonna 1996 elektroniikkateollisuus käytti vain 70 miljoonaa BGA-koteloa.
On kuitenkin odotettavissa, että matriisityyppisten, erittäin pienikokoisten koteloiden käyttö yleistyy nopeasti. Yhdysvaltalainen konsulttiyritys Prismark Partners ennustaa BGA-koteloiden käyttömäärän olevan 1,1 miljardia vuonna 2001. Flip Chip -komponentteja käytettiin noin 500 miljoonaa kappaletta vuonna 1997, pääosin rannekellojen LCD-näyttöjen ohjaimina ja autoelektroniikkaan, mutta määrän arvioidaan olevan 2,4 miljardia vuonna 2004.
2. J. K. Kivilahti, P. Savolainen, "Design and Modelling of Solder-filled ACAs for Flip Chip and Flexible Circuit Applications", kirjassa Conductive Adhesives for Electronic Packaging, toim. Johan Liu, Electrochemical Publications Ltd., 1998.
3. K. Kulojärvi, J. Kivilahti, "A new under bump metallurgy for solder bump flip chip applications", Proceedings of 11th European Microelectronics Conference, Venetsia, 14-16.5.1997, s.197-202.