Kopioi artikkelin PDF-versio
Aiemmin laitesuunnittelussa ostettiin komponentteja, joista laite kasattiin piirikortille. Nykyisin IC-järjestelmän suunnittelija voi hankkia tarvitsemiaan lohkoja suunnitteluyrityksiltä ja koota niistä haluamansa järjestelmän piille. Tämä system-on-silicon ajattelu pudottaa olennaisesti tarvittavaa suunnitteluaikaa.
Kauppatavarana valmiiksi suunniteltuja lohkoja kutsutaan IP-lohkoiksi (intellectual property). Nimitys viittaa lohkojen tekijänoikeus- ja patenttisuojaan. Tyypillisesti IP-lohkon voi hankkia useaan erilaiseen valmistusprosessiin, koska kauppiaat ovat yleensä riippumattomia piirivalmistajista ja EDA-laitevalmistajista.
Riippumattomuus onkin tärkeä myyntivaltti. Tähänkin saakka tarjolla on ollut laajoja komponenttikirjastoja, joita kuitenkin on voinut käyttää vain kirjaston toimittajan omassa prosessissa. Signaaliprosessorit ja muut hankalasti suunnitetavat komponentit olivat piirivalmistajien ydinomaisuutta.
"Aloittava yritys yleensä myy ideoita ja IP-lohkoja, jotta saisi toiminnan alkuun ja ylipäätään rahaa kehittää omia tuotteita. Samalla kertyy uskottavuutta suunnittelijana", kertoo toimitusjohtaja Tapani Ritoniemi VLSI Solutions Oy:sta.
"Periaatteessa IP-lohko suunnitellaan alallaan maailman parhaaksi, eikä niiden kehittäminen vaadi taakseen raskasta markkinointia ja tuotantokoneistoa."
Kiinnostusta IP-lohkojen käyttöön lisää ylipäätään niiden saatavuus. IP-toimittajien kesken on kilpailua ja lohkojen hintojenkin odotetaan halpenevan. Vuosi sitten markkinatutkimuslaitos Dataquest arvioi riippumattomien IC-suunnitteluyritysten määräksi runsaat 900, joista kymmenesosa myi IP-lohkoja. Yritysten määrä on nopeasti lisääntymässä.
Suomessa IP-lohkoja tuotteistavat ainakin Hantro Oy, jolla on dsp- ja i/o-lohkoja, ja VLSI Solutions Oy, jolla on muun muassa digitaalisia suodatinlohkoja ja 3d-grafiikkalohkoja.
Ensimmäinen ongelma IP-lohkojen käytössä on sopivan palan saatavuus ja liittäminen osaksi omaa järjestelmä suunnittelua. Amerikkaan painottuva VSI-allians määrittelee menetelmiä ja de facto -standardeja, joilla järjestelmiä voidaan koota usean eri toimittajan IP-lohkoista.
VSI-Allianssissa mukana on runsaat sata alan keskeistä yritystä, kuten EDA-toimittajat Mentor, Cadence, Synopsys sekä piirivalmistajista Sony, Toshiba, Fujitsu ja ARM. Suomesta mukana on tamperelainen Smartech Oy.
"Ensiksi kannattaa selvittää onko lohko todellakin niin vaikea, että se kannattaa hankkia. Markkinoilla on paljon kovaan hintaan myytäviä hyvin pieniä IP-lohkoja, joilla rahastetaan epätoivoisia ostajia", varoittaa toimitusjohtaja Henri Rantalainen Smartech Oy:sta.
"Toiseksi ostajan on syytä varoa patenttirikkomuksia, tästä IP-toimittajat eivät yleensä suostu antamaan takeita. Kolmanneksi kannattaa varmistaa, että lohko toimii."
Valmiiden IP-lohkojen käytöllä saavutettavan hyödyn voi menettää, jos hankitun lohkon bugien paikkaaminen ei onnistu. Toinen vaikeus on huonon valmiin lohkon ympärille tarvittavan liitäntälogiikan määrä. Kovin pienestä lohkosta helposti puuttuu tai siinä on liikaa jotain, jolloin kokonaishyöty pienenee.
Parhaimmillaan IP-lohko on valmiiksi karakterioitu eri paramertien osalta, dokumentoitu ja testattu.
"Hyöty ei tule sinänsä lohkon ostamisesta, vaan kaikesta mitä siinä on ympärillä. Millaista tukea ja apua on tarjolla, kun lohkoa integroidaan muuhun suunnitteluun, millaisia korkean tason simulointimalleja ja tarvittavia softatyökaluja kuuluu lohkon kauppaamiseen", tiivistää Tapani Ritoniemi.
"Asiakas yleensä haluaa takeet siihen saakka kunnes piiri on tuotannossa ja mahdollisesti senkin jälkeen uusiin revisioihin ja siirtoihin eri tekniikoihin. Ainakaan pelkkä simulointimalli ei riitä."
Juridisesti IP-lohkojen kauppaaminen on ongelmallista. Intellectual property nimitys viittaa juuri immateriaalioikeuden ja kansainvälisten sopimusten tekemisen osaamiseen. VLSI Solutionin kokemusten mukaan eteenkin lisenssimaksuja sisältävien sopimusten neuvotteleminen vie runsaasti aikaa. Avuksi on syytä etsiä alaan perehtynyt juristi, joita Suomessa ei ole useita.
Suunnittelutiedon myyntikäytännöt ovat vielä avoimia. Lohkon käytöstä voi joutua maksamaan kertakorvauksen tai lisenssimaksuja piirin valmistusmäärän mukaan. Lohkosta osa voi myös olla lisensoitu alunperin joltain kolmannelta osapuolelta. Jos järjestelmää halutaan jatkossakin ylläpitää, menettelytavoista on syytä sopia jo lohkoa ostettaessa.
Järjestelmätaloille IP-lohkojen laaja käyttöönotto vaatii omien toimintatapojensa arvioimista. Ydinosaamisen ollessa järjestelmätasolla, lohkojen hankkiminen ulkopuolisilta on yksi teollisuuden trendi. Ratkaisuksi elektroniikkasuunnittelun kaikkiin ongelmiin siitä ei silti ole.
"Vaikka markkinoilla on valmiita GSM-piirisarjoja, niiden avulla ei silti ole helppoa tehdä menestyvää tuotetta", pohtii tekniikan tohtori Risto Suoranta Nokia Research Centerin elektroniikkalaboratoriosta.
"Mitä jatkossa voidaan hankkia IP-lohkoina ja mitä on tehtävä itse ja missä suhteessa on vielä aika vaikea ennustaa."
Valmiiden lohkojen uudelleenkäytön lisäämisen ohella elektroniikkasuunnittelijan tuottavuutta lisätään yhä korkeamman abstraktiotason kuvauskielillä. Uusi väline on SDL-kuvauskieli, jonka avulla voidaan kuvata laitteen toiminnot toteutuksesta riippumatta. SDL-kuvauksesta pystytään tuottamaan automaattisesti IC-piirien suunnittelussa käytetty VHDL-kuvaus ja myös ohjelmiston koodi.
"Muutosta voisi verrata vaikka ohjelmistoissa samaan kun assemblerin käytöstä päästiin C-kieleen ja edelleen nykyisiin oliokieliin. Kuvauksen abstraktiotaso nousi ja tuottavuus lisääntyi", kertoo erikoistutkija Jarmo Takala TTKK:n tietokonetekniikan laboratoriosta.
"Aikojen alussa suunniteltiin piille transistoreita, sitten välineet kehittyvät porttien suunnitteluun ja VHDL-kuvausten käyttöön. Tarve on päästä kuvamaan yhtä aikaa elektroniikan ja ohjelmiston toiminta ja saada se edelleen automaattisesti piille ja softaksi."
Takala on mukana kehittämässä elektroniikkasuunnitteluun uusia toimintatapoja, joissa laitteisto- ja ohjelmistosuunnittelu yhdistetään mahdollisimman tiiviisti. Tuotekehitystä pyritään nopeuttamaan vähentämällä laitteistojen ja ohjelmistojen uudelleensuunnitteluun kuluvaa aikaa.
"Toimiva laite on pystyttävä tekemään kerralla. Piirin uudelleen suunnittelu johtuu yleensä loogisesta väärinymmärryksestä jossain suunnittelun alkuvaiheessa ja ainakin ne olisi karsittava nykyistä nopeammin", selittää Takala.
Toimintatapaa kutsutaan nimellä co-design, yhteissuunnittelu. Ideana on, että ohjelmisto- ja laitteistosuunnittelijat ovat tiiviimmin tekemisissä keskenään koko suunnittelun prosessin alusta asti. Sekä laitteistoa että ohjelmistoa testataan alusta saakka yhteisten määrittelyiden avulla, jolloin ohjelmisto olisi mahdollisimman pitkällä valmiina jo piirien valmistuessa.
Ensimmäisessä vaiheessa painopiste on saada toimimaan simulointi ja testaus toimimaan samanaikaisesti useilla eri abstraktiotasoilla VHDL-kuvauksesta transistoreihin.
Co-designissa järjestelmän integrointitestaus aloitetaan piiri- ja ohjelmistosimuloinnin avulla jo osana järjestelmäsuunnittelua. Samalla pyritään valitsemaan millaiset ominaisuudet voidaan toteuttaa ohjelmistoilla ja mitä vaativat laitteistototeutuksen.
Käytännössä co-designin ideoiden hyödyntäminen vaatii uuden sukupolven suunnitteluympäristöjen käyttöönottoa.
Mentor Graphicsin Seamless ja Synopsysin Eagle I ovat nykyisen kehityksen kärki, joissa laitteiston ja ohjelmiston yhteistestaus onnistuu.
Yhdysvaltalaisissa yliopistoissa on jo esitelty suunnitteluympäristöjä, joissa softan ja laitteiston kehitystä on vielä tästä tiivistetty. Uusilla suunnittelumenetelmillä pyritään siirtämään määrittelytieto yhtenäisessä ketjussa koko suunnitteluprosessin läpi. Pii- ja ohjelmistototeutukset halutaan tuottaa mahdollisimman automaattisesti.
"Pii antaa parhaan suoritusnopeuden, mutta vaatii suunnitteluaikaa ja lisää mikropiirien pinta-alaa. Ohjelmistojen toimintaa voidaan muuttaa myöhemmin ja paikata piirisuunnittelun kömmähdyksiä", muistuttaa Jarmo Takala.
"Alkuperäinen määrittely monimutkaiseen toteutukseen ei ole koskaan täydellinen. Yhä useammassa piirissä on mukana jonkinlainen ohjelmoitava prosessori, jonka avulla paikataan määrittelyn puutteita, jos voidaan", kertoo Tapani Ritoniemi VLSI Solutions Oy:sta. *
Enemmän ohjelmistotekniikkaa, enemmän järjestelmäsuunnittelua
Elektroniikkasuunnittelijan on tulevaisuudessa hallittava digitaali- ja analogiatekniikan lisäksi jatkossa myös ohjelmistokehityksen taidot. Erikoistumisen lisäksi tarvitaan järjestelmäsuunnittelussa vielä laajaa perusosaamista.
Erityisesti sulautettujen järjestelmien suunnittelussa yhteisen kielen löytäminen on tärkeää.
"Kaikkea tarvittavaa ei pystytä opettamaan yhdessä paketissa, mutta kaikissa hankkeissa laitesuunnittelijoiden ja ohjelmistohenkilöiden pystyttävä keskustelemaan enemmän keskenään", arvioi professori Jukka Saarinen TTKK:n tietokonetekniikan laboratoriosta.
"Elektroniikan koulutuksessa olemme lisäämässä painotusta järjestelmäsuunnitteluun, mutta perustietojen opettamista ei voi vähentää. Transistoreitakin on aikansa ihmeteltävä."
Suomalaisen elektroniikkakoulutuksen voima on monipuolisuus. Nopeasti kasvavalla alalla muutaman vuoden työkokemuksella siirrytään usein projektipäälliköksi ja järjestelmäsuunniteluun.
Tampereella tyypillinen paketti pitää sisällään erikoistumisen digitaali-, analogia- tai RF-elektroniikkaan. Digitaalitekniikan oheen kuuluvat tyypillisesti laajat kurssit ohjelmistotekniikasta ja usein vielä perustiedot tietoliikennetekniikasta.
"Jatkossa kursseissa ainakin järjestelmäsuunnittelun painotusta lisätään, ja samalla annetaan virikkeitä miten uusia välineitä käytetään ja millainen suunnitteluprosessi voisi olla", arvioi Saarinen.
Uusien elektroniikkasuunnittelijoiden kouluttamisen ohella myös tarve ammatilliseen täydennyskoulutukseen lisääntyy. Korkeakoulut tarjoavat omista kursseistaan yrityskoulutukseen tiivistettyjä versioita. Lisäksi kaupallisten kurssien määrä on lisääntymässä erityisesti uusien välineiden osalta. Silti uusien toimintatapojen käyttöönotto ei onnistu käden käänteessä.
VHDL, Verilog = Korkean tason laitteistokuvauskieli ASIC-piirien suunnittelussa, jolla tehty piiri voidaan syntetisoida eri teknologioille. VHDL on enemmän käytetty Euroopassa, Verilog Yhdysvalloissa.
SDL = specification and description language, järjestelmäsuunnittelussa käytettävä korkean tason kuvauskieli, josta voidaan tuottaa VHDL-kuvaus tai C-kielinen koodi.
Co-design = ohjelmistojen ja laitteistojen yhteissuunnittelu, jossa suunnitteluvuossa kummankin kehityshaaran tulokset testataan mahdollisimman varhaisessa vaiheessa.
IP-lohko = intellectual property, elektroniikkasuunnittelussa tarkoittaa tuotteena myytyä piirikuvausta, joka voidaan liittää osaksi laajempaa mikropiiriä. Tyypillisesti IP-lohko on syntetisoitavissa VHDL-kuvauksesta ja sisältää esimerkiksi SCSI-väyläliityntälohkon, 8051- tai ARM7-prosessorilohkon.
VSI-allianssi (virtual sockets interface alliance): Teollisuusjärjestö, joka pyrkii määrittelemään ja standardoimaan IP-lohkojen käytössä tarvittavia rajapintoja. http://www.vsi.org/
RAPID (reusable appilcation specific intellectual property developers): Edistää IP-lohkojen käyttöä ja yhtenäistä lisensiointi- ja liiketoimintakäytäntöä. RAPID painottuu markkinoinnin edistämiseen, kun VSI-allianssi puolestaan keskittyy enemmän teknisiin ongelmiin. http://www.raipd.org/
OMI (open microprosssor initiative): EU:n hanke, jossa edistetään lohkojen uudelleenkäyttöä. http://www.omimo.be/
CFI (CAD framework initiative): Yhteenliittymä avoimien EDA-järjestelmien ja standardien käytön lisäämiseksi. http://www.cfi.org/
Sematech / SIA: Puolijohdeteollisuuden markkinoita ja teknologiatrendejä tutkiva järjestö. http://www.sematech.org/
NIST (National institute of standards and technology): Yhdysvaltojen erityisesti standardointia kehittävä tutkimuslaitos, joka on myös aktiivinen tällä alueella. http://www.nist.gov/
Integrated Systems Design -lehti http://www.ismag.com/
Virtual Chip Design -lehti http://www.virtualchipdesign.com/
Markku Lindell: Suunnittelu kauppatavaraksi. Prosessori 4/97
Jouni Joronen: Design Automation Conference. Prosessori 8/97