

Valmistuksen haasteet

Mikropiirien kasvava suorituskyky ja monipuolistuvat toiminnot lisäävät sähköisten kontaktien tiheyttä ja pienentävät niiden kokoa, mikä asettaa suuria vaatimuksia erilaisten materiaalien yhteensopivuudelle ja valmistustekniikoille. Onkin todennäköistä, että liitos- ja kokoonpanotekniikasta tulee tärkein elektroniikan komponenttien ja laitteiden suorituskyvyn kasvua ja toiminnan luotettavuutta rajoittava teknologia.

Elektroniikan kehityksellä on ollut monipuolinen ja voimakas vaikutus elämäämme. Se on lisännyt tuotannon automatisointia, parantanut liikenteen toimivuutta ja turvallisuutta sekä lisännyt palvelujen tehokkuutta ja laatua. Elektroniikka on muuttanut työtehtäviämme ja vaikuttanut syvästi myös koulutukseen.

Pienemmät, kevyemmät ja toiminnallisesti monipuolisemmat elektroniikkatuotteet antavat meidän toimia joustavasti paikasta riippumatta ja samalla ne ovat muuttaneet tehtävien luonnetta. Siksi kannettavuus ja langaton viestintä on saanut merkittävän aseman yhteiskunnassamme.

Samanaikaisesti tämän kehityksen kanssa elektroniikan valmistus on tullut kuitenkin yhä vaativammaksi – sekä teknisesti ja taloudellisesti. Niinpä myös kannettavan elektroniikan valmistus ja käytön luotettavuus vaativat kehittyneimpiä materiaali- ja valmistusteknologioita; hyvää suorituskykyä ja luotettavuutta tarvitaan esimerkiksi seuraavan sukupolven kannettavissa multimediapuhelimissa. Kommunikaattorin, muistikirjamikron ja liikkuvan kuvan yhdistäminen helposti käsiteltävässä laitteessa on eräs mielenkiintoisimmista elektroniikan suunnittelua ja valmistusta kohtaavista haasteista tulevina vuosina.



Kuva: Lucent Technologies

Piirilevyt lähestyvät ensimmäisiä IC-piirejä

Alati kasvava integroitujen piirien suorituskyky – erityisesti suuremmat signaalien siirtonopeudet, pienemmät käyttöjännitteet ja CMOS-piirien pienenevät viivanleveydet (taulukko 1) asettavat suuria vaatimuksia kontaktissa olevien materiaalien fysikaaliselle ja kemialliselle yhteensopivuudelle ja valmistusteknologioille.

Paljon huomiota saanut esimerkki tästä on IBM:n ”Damascene”-prosessi. Onkin todennäköistä, että liitos- ja kokoonpanoteknologioista, joita tarvitaan erityisesti integroitujen piirien ja piirilevyn johdatusten yhteensovittamiseen, tulee tärkein elektroniikkakomponenttien ja laitteiden suorituskyvyn kasvua ja luotettavuutta rajoittava teknologia.

Valmistustekniikan haasteista saa käsityksen tarkastelemalla kuvan 1 esittämää johdinleveyksien mittakaavaeroa, jota yhteensovitetaan nykyään erilaisilla kotelointiratkaisuilla (katso sivu 29). Kuvasta myös ilmenee, että erikoistiheiden piirilevyjen johdinleveydet ovat

kohta niin pieniä, että tavansa omaisen piirilevytekniikan rajat tulevat vastaan jo monessa sovelluksessa.


Ennusteen mukaan vuonna 2000 erikoistiheiden liitosalustojen viivanleveydet vastaavat MST-tekniikalla toteutettujen integroitujen piirien viivanleveyksiä. Niinpä kehittyneimpien integroitujen piirien teknisiä mahdollisuuksia ei voida täysimääräisesti hyödyntää komponenttien ja laitteiden suorituskyvyn lisäämiseksi, koska nykyiset liitos- ja kokoonpanoteknologiat eivät rajoita vain teknistä suorituskykyä, vaan myös lisäävät kustannuksia.

Valmistus osa suunnittelua - suunnittelu osa valmistusta


Pyrittäessä valmistamaan yhä tiheämmin pakattuja ja suorituskykyisempiä elektroniikkalaitteita törmätään myös perustavaa laatua oleviin vaikeuksiin, joiden voittaminen edellyttää teknistieteellistä ongelmanratkaisutapaa; yrityksen ja erehdyksen työlään menetelmän käyttö tulee liian kalliiksi. Esimerkiksi IC-tason suuremmat (I/O-) tiheydet ja kapeammat johdinleveydet edellyttävät ohuempia metallointeja, ja siksi suuremmat virrantiheydet tai ohuiden materiaalikerrosten väliset vai-

Monimutkaistuva valmistus				
Vuosi	1995	1998	2000	2004
Jännite (V)	3,3	2,5	2	1,5
Teho (W/piiri)	80	100	120	140
Siruttaajuus (MHz)	400	600	800	1250
Kotelotaajuus (MHz)	150	200	250	300
Kontaktien määrä	900	1350	2000	2600
Hinta per kontakti (p)	7,7–44	6,6–33	6,05–8,25	5,5–7,7
Kotelokustannukset (mk)	71,5–396	88–429	121–561	143–594


Taulukko 1: Mikroelektroniikan valmistuksen kehityksestä. Lähde: Ron C. Bracken, SRC (Packaging Science), Yhdysvallat.




Kuva 1. Integroitujen piirin (MOSFET) ja piirilevyjen viivaleveyksien kehitys vuosina 1960–2000.



Kuva 2. Juotetilavuuksien kehitys elektroniikan valmistuksessa.



Kuva 3. Tuotteen kokonaisvaltainen suunnittelu.



Kuva 4. Elektroniikan valmistuksen kehitys.

keasti hallittavat diffuusioprosessit ja kemialliset reaktiot lisäävät vaurioriskiä.

Samoin piirilevyllä juotetilavuudet pienenevät jatkuvasti, kun siirymme enenevässä määrin käyttämään CSP-koteloituja komponentteja ja ennen muuta niin sanottua flip chip (FC) -kokoontuloa (kuva 2). Tästä johtuen hauraiden metallienvälisen yhdisteiden osuus kasvaa entisestään juoteliitoksissa, mikä osaltaan vähentää niiden luotettavuutta.

Siksi jo elektroniikan valmistusta suunniteltaessa tarvitaan tietoa keskenään kontaktissa olevien eri materiaalien fysikaalisesta ja kemiallisesta yhteensopivuudesta ja niiden käyttäytymisestä niin valmistuksen kuin käytönkin aikana. Tämä merkitsee, että elektroniikkatuotteen valmistuksen edellyttämän elektroniikka-, tuotanto- ja materiaalisuunnittelun lisäksi suunnittelijan ja valmistajan on hallittava materiaalien käyttäytymisen myös kokoluokassa, jossa niiden ominaisuuksia ei voi aina enää ennustaa yksin makroskooppisen aineen tunnettujen ominaisuuksien pohjalta.

Elektroniikan yhä vaatavam-

maksi tuleva valmistus ja luotettavuuden korostuminen edellyttävät valmistusprosessin suunnittelun ottamista osaksi kokonaisvaltaista tuotteen suunnittelua, esimerkiksi kuvan 3 osoittamalla tavalla.

Komponentit osaksi piirilevyä

Tarve parantaa samanaikaisesti elektroniikkalaitteiden luotettavuutta, suorituskykyä ja valmistuksen taloudellisuutta ohjaa elektroniikan valmistustekniikan integroimista. Samoin passiivikomponenttien koon jatkuva pieneminen ja lukumäärän kasvu piirilevyllä ohjaa integroimaan komponentteja osaksi liitosalustaa; komponentit tulevat myös liian pieniksi, jotta niitä voitaisiin käsitellä ja liittää luotettavasti nykyisillä kokoonpanomenetelmillä.

Tässä passiivikomponenttien integroinnilla tarkoitetaan passiivikomponenttien valmistamista suoraan piirilevyille muiden prosessivaiheiden yhteydessä. Piirilevyn pohjamateriaalina voi soveluksesta riippuen käyttää piitä, keraamimateriaalia tai orgaanista polymeerialustaa.

Erityisesti kulutuselektroni-

kan valmistajat ovat kiinnostuneita passiivikomponenttien integroinnista suoraan joustavalle liitosalustalle soveltaen esimerkiksi niin sanottua MCM-L-tekniikkaa. Sama koskee myös aktiivikomponentteja. Flip chip -tekniikka, jossa paljaat, koteloimattomat puolijohdepalat liitetään suoraan alustalle, on yksi esimerkki elektroniikan valmistuksen integroinnista.

Viime vuosina on kiinnitetty yhä enemmän huomiota myös tiheisiin liitosalustoihin, joita käytetään hyväksi komponenttien integroinnissa. Tällaiset alustat tarjoavat mahdollisuuden myös yhdistää tehokkaasti elektroniikan valmistustekniikoita ja näin säästää valmistuskustannuksia.

Komponenttien ja laitteiden valmistuksen kannalta tämä merkitsee eri prosessivaiheiden vähentämistä ja suoraviivaistamista. Lisäetuja tiiviimmistä rakenteista saadaan tilan säästönä ja johdinpituuksien lyhenemisenä sekä mahdollisuutena vähentää perinteisen liittämistekniikan eli pehmytjuottamisen osuutta elektroniikan kokoonpanossa. ●



Professori Jorma Kivilahti toimii Elektroniikan valmistustekniikan laboratorion ja Elektroniikan valmistuksen tutkijakoulun johtajana.

ENGLISH SUMMARY

Challenges in production

Ever-increasing performance of integrated circuits sets high requirements for interconnection materials and manufacturing technologies. It is even likely that the interconnection and packaging technologies which are needed to link together integrated circuits and board level circuitry will become a major performance-limiting technology and possibly the reliability-limiting factor in the overall advanced electronic scheme of the near future.