Kopioi artikkelin PDF-versio
Paristokäyttöisten laitteiden ominaisuuksien parantamiseksi, koon pienentämiseksi sekä käyttöajan ja suorituskyvyn kasvattamiseksi vaaditaan jatkuvaa kehitystyötä. Uusimmilla puolijohdeprosesseilla suunnitellaan monimutkaisia toimintoja ja järjestelmiä sisältäviä System-on-Chip-piirejä (SoC). Matalan käyttöjännitteen SoC-piirit asettavat uusia vaatimuksia piirien suunnitteluun, testaukseen ja tuotantoon.
Elektroniikan tuotekehityksessä on jo pitkään siirretty laitteiden toimintoja integroiduille piireille suorituskyvyn parantamiseksi. Laitteen fyysinen koko ja tehonkulutus pienenevät huomattavasti, ja samalla valmistuskustannukset laskevat.
Mikropiirien valmistusprosessien kehittyessä ja laitteen tuotantomäärien kasvaessa lopulta edullisin ratkaisu on integroida kaikki mahdolliset laitteen piirit ja komponentit yhdelle ainoalle SoC-piirille.
Kannettava tulevaisuus
Integroitujen piirien valmistusprosessien kehitystä ajaa voimakkaimmin eteenpäin tietokonetekniikka. Tietokoneen prosessori tai näytönohjainpiiri suunnitellaan mahdollisimman tehokkaaksi ja korkealle kellotaajuudelle.
Tehonkulutuksen rajoittaminen ainoastaan helpottaa piirien jäähdytystä, muuten sillä ei ole suurta merkitystä. Samalla kuitenkin kannettavien ja pienikokoisten paristokäyttöisten laitteiden tarve markkinoilla on jatkuvasti kasvussa. Jokainen uusi laite on edellistä sukupolvea parempi, pienempi ja paristojen käyttöajaltaan kestävämpi.
Monimutkaisia järjestelmiä voidaan integroida yhdelle SoC-piirille. Nämä sisältävät piiriä ohjaavan mikroprosessorin, muistia, DSP-lohkoja ja muita logiikkatoimintoja.
Samalle piirille voidaan sovelluksesta riippuen laittaa myös RF- ja analogialohkoja, esimerkiksi A/D- ja D/A-muuntimia ja analogisia vahvistimia.
SoC-piirin voidaan ajatella korvaavan koko perinteisen laitteen piirilevylle kootut IC-piirit ja komponentit. Perinteisillä suunnittelumenetelmillä ja -työkaluilla SoC-piirien suunnittelu ja testaus ei pysy hallinnassa.
Tehonkulutuksen minimointi
Kannettavien laitteiden kehitys edellyttää jatkuvia parannuksia IC- ja SoC-piirien suorituskyvyssä, ominaisuuksissa ja tehonkulutuksessa. Asiakaskohtaisen IC-piirin eli ASIC-piirin digitaaliosien tehonkulutuksen määrää käyttöjännite ja logiikan tilanvaihtojen määrä. Tehonkulutuksen pienentämiseksi voidaan laskea piirin käyttöjännitettä, laskea digitaaliosien kellotaajuutta ja käyttää eri tekniikoita, kuten esimerkiksi kellosignaalin portitusta logiikan tilojen vaihtumisen minimointiin.
Analogiaosissa tehonkulutus riippuu käytetyistä piiritekniikoista, esimerkiksi transistorien toimintapistevirroista, halutusta vahvistuksista ja kuormavaatimuksista. Näitä tehonkulutuksia voidaan pienentää vertailemalla ja valitsemalla sopivat piiritekniset ratkaisut. SoC-piirin arkkitehtuuritason suunnittelussa voidaan piirin toiminnot jakaa analogia- ja digitaalitekniikoilla tehtäviksi suorituskykyä ja virrankulutusta vertailemalla.
IC-prosessien kehitys
Viivanleveyden kaventuminen tuo mukanaan uusia ilmiöitä piirien käyttäytymisessä. IC-prosessien nimelliset käyttöjännitteet laskevat samalla kun transistorien minimiviivanleveys pienenee. 0,35 mikrometrin CMOS-prosessissa käyttöjännite on yleensä 3,3 volttia, 0,12 mikrometrin prosessissa esimerkiksi 1,2 volttia. Kun käyttöjännite pienenee, tehonkulutus laskee neliöllisesti mutta samalla logiikkaporttien viiveet ja kohina kasvavat ja kohinamarginaalit pienenevät.
Analogiatoimintojen suunnittelussa pieni käyttöjännite rajoittaa signaalien dynamiikan vaihtelua ja IC-prosessi on usein optimoitu pelkästään digitaalisuunnitteluun. Suunnittelussa täytyy ottaa huomioon nopeus- ja tehorajoitukset sekä signaalin jakaantuminen piirin sisällä. Kasvavat parasiittiset kapasitanssit ja induktanssit sekä niiden vaikutus piirin käyttäytymiseen täytyy ottaa huomioon hyvin aikaisin, sekä analogia- että digitaalisuunnittelussa.
Kun halutaan suunnitella mahdollisimman pitkään pienellä paristolla toimivaan laitteeseen monimutkaista systeemipiiriä tulee usein ongelmia suunnittelutuen kanssa. Suunnittelussa käytettävät komponenttikirjastot ja simulointimallit voivat olla optimoituja nopeille ja suuritehoisille piireille vaikka tarvittaisiinkin matalaa käyttöjännitettä ja minimaalista virrankulutusta. Alle yhden voltin käyttöjännitteellä toimivien sekä analogia- että logiikkatoimintoja sisältävien eli niin sanottujen mixed-mode-piirien suunnittelu tarjoaa huomattavia haasteita.
Uusia vaatimuksia suunnittelumenetelmille
Uudet systeemipiirit ovat huomattavasti entisiä monimutkaisempia ja silti niiden suunnitteluun varattu aika on entistä pienempi. Uusia suunnittelumenetelmiä täytyy ottaa käyttöön ja suunnittelijoiden osaamista täytyy jatkuvasti kehittää. Yksi ratkaisu suunnittelukapasiteetin ja vaatimusten väliseen kuiluun on valmiiden IP-lohkojen käyttö. Fincitec on kehittänyt omaa IP-kirjastoa, joka sisältää muun muassa Fincitecin oman, erittäin vähän tehoa kuluttavan solukirjaston 0,18 mikrometrin teknologialle käytettäväksi 0,75--1,5 voltin käyttöjännitealueella.
Perinteisessä suunnitteluvuossa korkeamman tason arkkitehtuuria mietitään käyttämällä apuna matemaattisia malleja. Ylimmän tason jälkeen suunnittelutyö jaetaan erillisiin analogia- ja digitaalisuunnittelutehtäviin. Koko piirin kattava toiminnan tarkistaminen ja yhteiset simuloinnit analogia- ja logiikkaosille ovat hankalia tai mahdottomia.
Uusien suunnittelumenetelmien täytyy pystyä mallintamaan koko suunniteltava järjestelmä eri kuvaustasoilla. Eri tyyppisten kuvauksien ja hierarkiatasojen täytyy olla yhteensopivia keskenään. Piirin toimintaa täytyy pystyä varmentamaan esimerkiksi osa toiminnoista hyvin abstrakteina, yksinkertaisina periaatekuvauksina ja osa transistoritason kytkentöinä. Logiikan ja siihen sulautettujen ohjelmistojen yhteiseen kuvaukseen ja varmennukseen on tullut uutuutena SystemC-kuvauskieli. Muita uusia menetelmiä logiikan varmennukseen ovat esimerkiksi staattinen ajoitusanalyysi ja formaaliverifiointi.
Analogiatoimintoja sisältävien mixed-mode-piirien suunnitteluun ja varmentamiseen on kehitetty VHDL- ja Verilog-kuvauskieliin AMS-laajennukset (Analog/Mixed-Signal). Nämä alunperin pelkästään logiikan kuvaukseen tarkoitetut kielet ovat laajentuneet analogisten toimintojen mallintamiseen. AMS-simulaattoreja käyttämällä simulointiajat lyhenevät ja suunnittelijat pystyvät nopeasti kokeilemaan erilaisia piirisuunnitteluratkaisuja ja arvioimaan niiden suorituskykyä. AMS-kuvauskielillä voidaan myös mallintaa SoC-piirin toimintaa yhdessä testiympäristön kanssa ja nopeuttaa testikehitystä.
Johdotuksen pituus määrää viiveen
Piirin fyysisessä suunnittelussa analogiaosien sijoittelu ja johdotus, layout, toteutetaan edelleen käsityönä. Teknologioiden kehityksen mukana työn haastavuus kasvaa koko ajan. Välittömässä tulevaisuudessa ei ole tarjolla uusia automaattisia menetelmiä. Logiikan synteesi, korkeamman tason kuvauksen muunnos porttitasolle sekä layoutin automaattinen sijoittelu ja johdotus ovat olleet jo pitkään käytössä. Piirin koon kasvaessa SoC-piirien miljooniin logiikkaportteihin perinteisten ohjelmistojen suorituskyky ei enää riitä.
Vanhemmille prosesseille piirin eri osien välisiä viiveitä on voitu mallintaa yksinkertaisilla kuormitusmalleilla. Yhden logiikkaportin lähtösignaali viedään yhden tai useamman portin tuloon. Mitä useampaan paikkaan lähtösignaali kytketään, sitä suurempi kapasitiivinen kuorma logiikkaportilla on ja sitä suurempi aika menee ennenkuin signaalit ovat asettuneet oikeisiin arvoihinsa. Tyypilliselle 0,35-0,25 mikrometrin CMOS-prosessille piirin logiikkaporttien välisen alumiinijohdotuksen viive on jo samaa luokkaa kuin itse porttien viive. Uudemmilla prosesseilla johdotuksen viiveet määräävät kokonaisviiveen porttien välillä.
Logiikkasuunnittelija suunnittelee digitaalilohkon toiminnan VHDL-kielellä, toteaa sen toimivan loogisesti halutulla tavalla ja syntesoi kuvauksen transistoritasolle. Synteesiohjelma pyrkii toteuttamaan kuvauksen niin, että signaalien ajoitus säilyy oikeana eikä viiveistä johtuvia virhetiloja pääse syntymään. Layout-ohjelmistossa logiikkaportit sijoitetaan IC-piirin pinnalle ja johdotetaan. Uusilla prosesseilla entiset yksinkertaiseen kuormamallinnukseen perustuvat ajoitusarviot eivät enää riitä. Kun varmennetaan lopullinen ajoitus huomataan, että piiri ei toimi ajoitusvirheiden takia. Pitkät johdotukset kriittisissä paikoissa aiheuttavat liikaa viivettä.
Lopputuloksena on toistuva kierto synteesimuutosten ja piirin layout-muutosten välillä ja pahimmassa tapauksessa lopullisen tuotteen aikataulun pettäminen. Ratkaisuna ongelmaan on tarjolla niin sanottu fyysinen synteesi, jossa synteesiohjelma jo alkuvaiheessa ottaa huomioon eri lohkojen sijoittelun piirin pinnalle ja arvioi johdotuksen pituudet. Varsinaiselle layout-ohjelmistolle annetaan alustava tieto miten lohkot tulee sijoittaa. Näin päästään nopeammin ajoitusehdot täyttävään tulokseen ja saadaan piiri valmistuskelpoiseksi.
SoC tuotannossa
Fincitecillä on myös piirien tuotanto- ja testauspalvelut. Fincitec hoitaa piirin valmistuksen ja muun alihankinnan, jolloin asiakas voi keskittyä lopullisen tuotteensa suunnitteluun. Kun piirit suunnitellaan ja testataan samassa paikassa, saadaan suunnittelun ja tuotannon välinen rajapinta mahdollisimman ohueksi ja joustavaksi. Piirin toiminta ymmärretään paremmin tuotannossa ja laadunseurannassa. Uusien tuotesukupolvien kehittämisessä voidaan käyttää suoraan apuna kokemuksia edellisten sukupolvien suunnittelusta ja testauksesta.
IC-valmistusprosessin vaihteluiden ja piikiekoissa satunnaisesti esiintyvien virheiden takia piirien toiminta täytyy testata piirituotannossa monipuolisesti. Piirit testataan aluksi tuhansia piirejä sisältävinä piikiekkoina. Tällöin piireille suoritetaan täydellinen testaus ja valikoidaan toimivat yksilöt. Kiekkojen paloittelun ja piirien kapseloinnin jälkeen tehtävä testaus varmentaa toimitettavan piirin virheettömyyden.
SoC-piirien uudet teknologiat, monipuoliset toiminnot, koko ja monimutkaisuus asettavat lisävaatimuksia testaukseen ja tuotantoon. Myös SoC-piirin toimivuus on pystyttävä tuotannossa testaamaan kattavasti ja nopeasti. Piirien valmistusmäärät ovat usein suuria ja yksittäisen piirin testauksessa jokainen millisekunti kasvattaa piirin hintaa. Oikean ja virheellisen toiminnan raja on logiikkatoiminnoissa selkeä, mutta analogiakytkennöissä se on ratkaistava käyttötarkoituksen mukaan. Piirin täytyy toimia riittävän hyvin lopputuotteessa, mutta liian tiukat vaatimukset ainoastaan huonontavat tuotannon saantoa.
Testauksen tehostamiseksi piirien logiikkaosiin lisätään suunnitteluvaiheessa scan-testirakenteet, joiden avulla testataan logiikan toimivuus. BIST-toimintoja eli piiriin rakennettuja sisäisiä testitoimintoja käytetään esimerkiksi muistien ja DSP-toimintojen tarkastukseen. Analogialohkojen toiminta tarkastetaan, piirin virrankulutus sekä piirin lähtöjen virranantokyky mitataan.
Analogiatoimintojen testaus on haastavaa. Vaatimukset mittaustarkkuuksille ovat kovat. Piirin toimintojen dynaaminen alue säilyy laajana, vaikka matala käyttöjännite rajoittaa jännitealuetta. Alle yhden voltin käyttöjännitteellä transistorien kynnysjännitteitten vaihtelu vaikuttaa toimintaan huomattavasti ja häiriöherkkyys kasvaa. Eri jännitetasojen tarkastus testeissä on hankalaa ja matalat jännitteet hidastavat testejä. Samalla kasvavat kellotaajuudet ja signaalien lyhenevät nousu- ja laskuajat vaativat entistä nopeampia ja lyhempiä testejä. Patterikäyttöisten laitteiden testauksessa täytyy mallintaa tehonsyöttöä ja toimintaa epäideaalisella jännitelähteellä. Testien luotettavuuden varmentamiseksi laitteistojen kalibrointi ja järjestelmän testaus täytyy suorittaa säännöllisesti.
Laitteistojen ja tietokantojen kehittäminen
Suoraan piikiekolta mittaavat automaattiset probe-asemat ja testerit ovat kehittyneet huomattavasti viime vuosina, mekaniikaltaan laitteet eivät tosin ole juuri muuttuneet viiden vuoden aikana. Käsittelyn ja mittauksen nopeus sekä ohjelmoinnin helppous erottavat uudet laitteet vanhemmista. Optiset tunnistus- ja hahmotusmenetelmät ovat kehittyneet, probe-asema esimerkiksi mittaa piikiekon paksuuden ja säätää mittausneulojen asettelun sen mukaisesti.
Tietokoneiden suorituskyvyn kasvu näkyy myös IC-testauksessa, uusilla testausta ohjaavilla PC-tietokoneilla voidaan nopeuttaa testausta, sen ohjausta ja testitulostietokantojen käsittelyä. Ohjelmoitavilla FPGA-piireillä voidaan hoitaa hyvin nopeat datansiirrot ja ohjauslogiikan funktiot.
SoC-piirien monimutkaisuus ja suuret tuotantomäärät vaikeuttavat testausta sekä kasvattavat valtavasti tallennettavan tiedon määrää. Yrityksen sisäisiä standardeja, työmenetelmiä ja tietokantojen käsittelyä täytyy jatkuvasti kehittää. Tuotannon tilannetta täytyy seurata reaaliaikaisesti ja mahdollisiin ongelmiin piirien valmistuksessa tai käsittelyssä täytyy reagoida nopeasti. Tietojen käsittely ja monimutkaisten riippuvuussuhteiden analysointi täytyy olla mahdollista eri tarpeisiin.
Uudet suunnittelu- ja testausmenetelmät vaativat paljon suunnittelijoilta ja jatkuva koulutus on välttämätöntä. Laitteistojen ja ohjelmistojen hankinta sekä ylläpito vaatii suuria sijoituksia. Suunnittelu- ja testauspalveluiden kilpailukyvyn säilyttämiseksi kehityksessä mukana pysyminen on välttämätöntä. Fincitecin matalan käyttöjännitteen SoC-suunnittelun ja testauksen työmenetelmiä kehitetään LVSOC-projektissa sekä yhteistyössä yliopistojen ja tutkimuslaitosten kanssa useissa ETX-tavoitetutkimushankkeissa.
Aiheesta enemmän Fincitec: http://www.fincitec.com
Chang, H. [et al.]: Surviving the SOC Revolution, Kluwer Academic Publishers, USA, 1999.
Taustat
Tero Peltola toimii projektipäällikkönä Fincitec Oy:ssä.
Yhteystiedot: Tero.Peltola@fincitec.fi
Tutkimus: LVSOC, Low voltage SoC-piirien suunnittelun ja testauksen kehittäminen. (Low voltage System-on-Chip design and test methods)
Teknologiaohjelma: ETX
The fast development of integrated circuit manufacturing technologies brings many challenges to the design engineers and design systems. The complexity of circuits measured in transistor or logic gate count grows exponentially. Complex systems can be integrated in one integrated circuit. These integrated systems are called SoC, System-on-Chip.
The reducing line width, the increase in chip complexity and the decrease in supply voltages require development in circuit design and testing. New design methods and design systems have to be acquired. Test reliability, test data management and fault analysis also need special attention.
The overall objective of the LVSOC development project is to create and improve Fincitec's capabilities in design and testing of System-on-Chip circuits with special emphasis in low voltage and low power operation. The contact person is project manager Tero Peltola (tero.peltola@fincitec.fi).