Kopioi artikkelin PDF-versio
Uudet langattomat tietoliikenteen järjestelmät asettavat entistä kovempia vaatimuksia piirisuunnittelun laadulle ja tehokkuudelle. RF-suunnittelumenetelmien ja -työkalujen laatu on tätä taustaa vasten tarkasteltuna yleismaailmallisesti epätyydyttävällä tasolla. ETX-ohjelman Syanide-projektissa on pyritty korjaamaan joitakin näistä puutteista.
Langattomien tietoliikennejärjestelmien voimakas kehitys on tehnyt simuloinnista käytännössä tärkeimmän työkalun suunnittelussa. Korkea kompleksisuustaso ja tiukat spesifikaatiot asettavat entistä tiukemmat vaatimukset piirisimuloinnin nopeudelle ja tarkkuudelle, joka puolestaan riippuu voimakkaasti myös käytettyjen komponenttimallien hyvyydestä. Myös mahdollisuus yhdistää erilaisia analyyseja ja järjestelmän kuvaustasoja tulee yhä tärkeämmäksi.
Luotettavien mallien tarjoaminen asiakkaille tulisi olla komponenttivalmistajien ja prosessitalojen vastuulla, mutta tarkka mallinnus vaatii syvällistä osaamista ja alan kehityksen seuraamista, jollaista ei aina löydy valmistukseen keskittyvässä yhtiössä.
ETX-ohjelmaan kuuluvassa Syanide-projektissa (Simulation and modeling of RF Components) on tutkittu ja kehitetty vuodesta 1997 lähtien vaativien radiotaajuusosien suunnittelua. Erityisesti on tutkittu tarkkaa piirisimulointia mahdollistavien komponenttimallien luomista. Tutkimus- ja kehitystyö on tapahtunut pitkälti APLAC-suunnittelutyökalun pohjalta. Projektissa on kiinnitetty huomiota myös RF-alueen erityspiirteisiin kuten sähkömagneettiseen mallinnukseen, sekä suunnittelutiedon hallintaan. Projektin eräs painopistealue onkin se, kuinka kytkeä RF-piirisimulaattori raskaisiin suunnittelujärjestelmiin.
Lisää voimaa simulointiin
Uuden integroidun piirin valmistaminen on vaativa tehtävä. Nykyisten analogiapiirien koosta ja niihin kohdistuvista vaatimuksista johtuen on piirin toiminnan perusteellinen simulointi nykyään välttämätön osa suunnitteluprosessia. Tämä asettaa kovia vaatimuksia analogiselle piirisimulaattorille: Analyysimenetelmien laskenta-ajan vähentäminen on aina tarpeen, ja uusia menetelmiä ja malleja tulee sisällyttää simulaattoriin sitä mukaa kun niitä kehitetään.
Projektin aikana saavutettiin läpimurto harmonisen balanssin (HB) nopeuttamisessa. Nopeus kasvoi tietyillä piireillä monikymmenkertaiseksi, ja muistin kulutus saatiin vähenemään. Oheisissa kuvissa on vertailtu CPU-aikaa ja muistin kulutusta uudella ja vanhalla menetelmällä piirin koon (solmupisteiden lukumäärän) funktiona.
Nopeutus perustuu piirin ratkaisumatriisin radikaaliin uudelleenorganisointiin ja rinnakkaislaskennan käyttöön näytteistyksessä. Transienttianalyysin nopeuttamisessa edettiin myös, mutta nopeampi analyysi ei vielä toiminut siirtojohtomallien kanssa moitteettomasti. Lisäksi harvan matriisin (sparse matrix) ratkaisualgoritmia kehitettiin, ja tuloksena saatiin nopeampi DC-analyysi.
Paloittain lineaarinen DC-analyysi on uusi ratkaisualgoritmi, jossa mallien epälineaarinen käyttäytyminen approksimoidaan lineaarisilla osilla, jolloin DC-ratkaisun löytäminen voi nopeutua huomattavasti riippuen simuloitavan piirin luonteesta.
Epälineaarisen kohinan mahdollisuus lisättiin, siten että taajuusriippuva 1/f-kohina voidaan huomioida kohina-analyysissa. Tämä on tärkeä ominaisuus esimerkiksi matalakohinaisten vahvistimien simuloinnissa.
Itseislämpenemisen käytettävyyttä parannettiin ottamalla käyttöön lämpötilajännitteen rajoitusmekanismi, joka huomattavasti nopeuttaa simulointia.
N-ulotteinen interpolointimalli kehitettiin taulukkopohjaista mallinnusta varten. Tämä mahdollistaa esimerkiksi monesta muuttujasta riippuvan mittausdatan käytön suoraan mallissa, ja avaa uusia mahdollisuuksia kuvata kokonaisten piirilohkojen käyttäytymistä simulaattorille. Taulukkomallinnuksen käytöstä on esimerkki kappaleessa "Passiivikomponenttien mallit". Lisäksi Aplaciin lisättiin suuri joukko uusia puolijohdemalleja, joista mainittakoon bipolaarimallit VBIC ja HICUM, Motorolan kehittämä LDMOS-malli METLDMOS, sekä EKV ja MOS9 MOS-transistorimallit
Suunnitteluympäristö vapaammaksi
Isojen EDA-vendoreiden pyrkimys suljettuun, kaiken kattavaan ohjelmakehykseen voi haitata innovatiivista piirisuunnittelua, koska valinnanvapaus suunnitteluvuon, analyysimenetelmien ja mallien osalta on rajoitettu. Suunnittelijan näkökulmasta EDA-järjestelmän avoimuus -- vaikkapa mahdollisuus käyttää tekstimuotoista syöttö- ja tulostustietoa -- tulee sitä tärkeämmäksi mitä vaativampi suunnittelutehtävä on. Tietoja pitäisivoida siirtää ongelmitta eri ohjelmistojen välillä, mielellään avoimien standardien mukaisesti.
Hyvä esimerkki tästä on suomalainen APLAC Simulation Builder (ASB), joka parantaa olennaisesti APLAC-simulaattorin kytkettävyyttä ulkoisiin suunnittelujärjestelmiin. ASB:n toiminta perustuu piirikaavio-elementtitiedon lukemiseen suoraan suunnittelujärjestelmän alatason tietokantaliittymästä (esimerkiksi DFI tai COM) niin sanottuun transitio-netlist-formaattiin, joka on täysin riippumaton käytetystä suunnittelujärjestelmästä. Tästä formaatista tieto kuvataan "muuntosäännöillä" APLAC-kieliseksi netlistaksi. ASB:n avulla eri suunnittelujärjestelmiin määritetyt elektroniikkalaitteet voidaan analysoida ja verifioida APLAC-simulaattorilla vaivattomasti ja luotettavasti. Syyskuussa kytkentä julkaistiin Mentor Graphicsin ja Innovedan (PowerLogic/PCB) tuotteisiin, ja Cadence-kytkentään tähdätään vuoden loppuun mennessä.
Simulaattoreiden sisäänrakennettujen mallien kanssa on myös usein ongelmia. Periaatteessa on olemassa esimerkiksi eri transistorityyppien standardimalleja, mutta usein eri simulaattorivalmistajat tekevät omia lisäyksiään ja "parannuksiaan", jotka usein voivat olla varsin puutteellisesti dokumentoituja. Erityisen haitallisena voidaan pitää sitä, että alalla esiintyy myös epäfysikaalisia malleja, jotka eivät toteuta esimerkiksi fysiikan säilymislakeja, kuten varauksen säilymistä.
Monessa simulaattorissa on myös täysin suljettuja malleja, joiden sisällöstä ei juurikaan anneta tietoa. Mallinnuksen alalla kaivattaisiinkin enemmän standardeja, joiden seuraamiseen myös EDA-toimittajat sitoutuisivat paremmin kuin tänä päivänä.
Lämpötilan vaikutus ongelmana
Yksi transistorimallinnuksen keskeisiä ongelmia tänä päivänä on itseislämpenemisen sisällyttäminen malleihin.
Tähän saakka on riittänyt, että suunnittelija on simuloinut piiriään tai sen kriittisiä osia staattisesti eri lämpötiloissa, varmistaakseen että piiri toimii spesifikaatioiden mukaisesti. Tämä ei kuitenkaan vastaa todellisuutta, sillä tehohäviöt kasvattavat komponenttien ja myös niiden ympäristön lämpötilaa dynaamisesti, jolloin syntyy uusia termisiä takaisinkytkentöjä, jotka vaikuttavat ratkaisevasti komponenttien ja piirien toimintaan.
Esimerkiksi kantavirralla ohjatun bipolaaritransistorin kanta-emitterijännite alenee tehotason kasvaessa, koska lämpenevän kanta-emitteriliitoksen saturaatiovirta kasvaa, jolloin sama kantavirta saavutetaan pienemmällä jännitteellä. Tätä efektiä ei voi tarkasti kuvata nykyisillä bipolaarimalleilla ottamatta käyttöön itseislämpiävyyttä.
Jotta lämpötilan vaikutus voitaisiin huomioida dynaamisesti mallissa, täytyy muuttaa mallin kuvaus simulaattorissa siten, että lämpötilasta tehdään mallin sisäinen muuttuja. Muuttujan arvo lasketaan komponentin tehohäviöistä ja termisistä ominaisuuksista, ja se puolestaan ohjaa mallin virta- ja varauslähteitä samalla tavalla kun mallin sisäiset jännitteet. Koska lämpö noudattaa samankaltaisia differentiaaliyhtälöitä kun sähkösuureet, voidaan mallintaa lämpövuota sähkövirtana, lämpötilaeroa jännitteenä, sekä lämpövastusta ja -kapasitanssia vastaavina sähköelementteinä. Näin syntyvä lämpösähköinen verkko voidaan siis ratkaista simulaattorissa aivan kuten tavallinen piiri.
TKK:n TST-laboratoriossa tehdyssä APLAC-simulaattorin kehitystyössä tämä periaate on toteutettu varsin perusteellisesti siten, että lähes kaikissa peruskomponenteissa, mukaan lukien ohjatuissa jännite- ja virtalähteissä, sekä useissa puolijohdemalleissa voidaan itseislämpeneminen ottaa huomioon. Täysin itsenäiset lämpöverkot ovat myös mahdollisia, esimerkiksi mallintamaan kahden vierekkäisen komponentin lämpökytkennän. APLAC eroaa tässä edukseen muista RF-simulaattoreista, joissa itseislämpeneminen on toteutettu vain joissakin malleissa erikseen, ilman kokonaisvaltaista strategiaa.
Varsinkin puolijohdemallien muuttaminen itseislämpiäviksi on työlästä, sillä kaikki mallin yhtälöt on derivoitava myös lämpötilan suhteen. Lisäksi täytyy huolehtia siitä, että malli käyttäytyy järkevästi myös lämpötilan ääriarvoilla, joita saattaa esiintyä simulaattorin iteroinnin aikana. Nämä ongelmat on kuitenkin ratkaistu TST-laboratoriossa projektin aikana, joten itseislämpenemisen huomioiminen useimmissa APLAC-malleissa ja niitä käyttävässä piirisimuloinnissa on mahdollista toteuttaa tarkasti.
Transistorimallinnuksen haasteet
Olennaista tehokkaalle integroitujen RF-piirien tuotekehitykselle on komponenttimallien laatu, sillä moderni RF- ja RFIC-suunnittelu on hyvin simulointipainotteista. Nykyisissä piirisimulaattoreissa on valmiina suuri joukko perusmalleja erityyppisille aktiivikomponenteille, esimerkiksi bipolaari- (BJT) tai kenttävaikutustransistoreille (FET). Näistä jotkut ovat kuitenkin melko vanhoja.
Monet komponenttivalmistajat ja prosessitalot valitettavasti tarjoavat vielä asiakkailleen malleja, joiden käyttö olisi pitänyt lopettaa kauan sitten. Esimerkiksi SPICE LEVEL 1--3 MOSFET-mallit sekä kaikki vuotta 1990 vanhemmat MESFET-mallit (Statz, Curtice jne.) on todettu sopimattomiksi mihin tahansa piirisuunnitteluun, saati sitten vaativaan RF-suunnitteluun. Myös kauan käytetty Gummel-Poon malli bipolaaritransistoreille on väistymässä uudempien (VBIC, MEXTRAM, HICUM) mallien tieltä.
Tyypillisessä analogiasuunnitteluun tarkoitetussa mallinnuksessa todellisen komponentin ominaisuudet kuvataan yksinkertaistetusti ekvivalenttina sähköpiirinä. Tähän lisätään yhtälöt ohjatuille virta- ja varauslähteille, ja lopulta malli upotetaan osaksi laajempaa simulointiohjelmaa.
Jokaiselle erilliselle komponentille mallin vapaat parametrit sitten kiinnitetään sovittamalla ne erilaisiin komponentin mittaustuloksiin. Nykyiset, alle mikrometrin viivanleveyden yltävät prosessit vaativat yhä suurempaa tarkkuutta malleilta, jolloin perinteisestä ekvivalenttipiiristä voi tulla hyvin monimutkainen ja laskennallisesti hidas. Näin myös mallinnuksen, piirisimuloinnin ja ohjelmoinnin perustutkimus on varsin tärkeää suunnitteluosaamisen ohella.
Mallin sovitus mittaustuloksiin sekä itse mittaukset voivat olla hyvin työläitä tehtäviä, jotka kannattaa automatisoida mahdollisimman pitkälle. Siksi Nokia Research Centerissä on kehitetty graafisella Agilent VEE-ohjelmointikielellä mittausohjelmia, jotka ohjaavat mittalaitteita GPIB-väylän kautta ja tuottavat mallinnukseen tarvittavat datatiedostot.
Tiedostot luetaan tämän jälkeen sisään APLAC-simulaattorin tulkkikielellä tehtyihin ohjelmiin, jotka sovittavat halutun mallin mittaustuloksiin. Diskreettitransistoreiden tapauksessa ohjelmat kykenevät myös ottamaan huomioon kotelon parasiittiset elementit. Parhaimmassa tapauksessa esimerkiksi galliumarsenidi-FETin tarkka malli syntyy päivässä, hyvin vähällä vaivalla. Useimmiten käyttäjä joutuu kuitenkin puuttumaan parametrisovitukseen.
Mittausdata koostuu tasavirtamittauksista sekä sirontaparametreista eri jännitepisteissä, ja mittausalueet jännitteiden ja virtojen suhteen ovat mahdollisimman laajat, jotta pystytään kartoittamaan komponentin käyttäytymistä myös ääritilanteissa.
Mittauksissa on huomioitu komponenttien lämpeneminen siten, että jokaisessa jännitepisteessä tarkastellaan virtoja ja odotetaan, kunnes arvot ovat vakiintuneet. Näin voidaan varmistaa, että myös liitoslämpötila on saavuttanut vakaan tason, jolloin lämpöverkko liitoksesta ympäristöön voidaan approksimoida yhteen lämpövastukseen. Näillä tiedoilla toteutettu malli on tarkka tasavirralla, mutta koska se ei sisällä lämpökapasitansseja, sen lämpenemisellä ei ole viivettä. Yleensä tämä ei ole vakava puute, koska jo staattisen lämpenemisen omaava malli on huomattavasti parempi kuin malli ilman lämpenemistä. Jos välttämättä halutaan vielä tarkempi malli, tarvitaan pulssitettuja mittauksia, joista lämpenemisen aikavakiot voidaan laskea.
Sähkömagneettinen simulointi
Sähkömagneettinen aika-alueen differenssimenetelmä FDTD (Finite Difference Time Domain) on numeerinen simulointimenetelmä jota voidaan soveltaa moneen RF-suunnitteluongelmaan, esimerkiksi antennisuunnitteluun, piirilevyllä esiintyviin komponenttien välisiin kytkentöjen analyysiin, sekä sähkömagneettisten yhteensopivuusongelmien (EMC) ratkaisemiseen. FDTD on ehkä kaikkein yleispätevin simulointimenetelmä, joka sopii yhtä hyvin lähes kaikkiin dynaamisen sähkömagnetiikan ongelmiin yksinkertaisen laskentansa ja tutkittavien materiaalien ja rakenteiden monipuolisuuden sallimisen ansiosta.
Aplacin FDTD-työkalua on edelleen kehitetty Nokia Research Centerissä Syanide-projektissa, ja tavoitteena on ollut parantaa simuloinnin tarkkuutta ja vähentää tarvittavan tietokonemuistin määrää sekä laskentaan kuluvaa aikaa. Laskentatarkkuutta on voitu lisätä ottamalla käyttöön tehokkaita absorboivia reunaehtoja, joista paras on niin sanottu perfectly matched layer (PML).
Se pystyy absorboimaan aaltoja millä tahansa kulmalla, polarisaatiolla ja taajuudella, ja joissakin tapauksissa sen käyttö pienentää esimerkiksi sähkökentän virhettä tuhannesosaan verrattuna yksinkertaisempiin reunaehtoihin. Laskentanopeuden lisäämiseksi ja muistintarpeen pienentämiseksi on kehitetty muuttuvan solukoon (non-uniform mesh) ja peilitason (mirror plane) menetelmät.
Muuttuva solukoko sallii hyvin pienten yksityiskohtien tarkan simuloinnin ilman että koko rakenteessa käytetään turhan pieniä soluja, jolloin parannus on 30--80 prosenttia tapauksesta riippuen. Jos simuloitava rakenne on symmetrinen jonkun pääakselin suhteen, voidaan laskenta-avaruus puolittaa ottamalla käyttöön peilitaso, jolloin parannus on lähes 50 prosenttia, eli laskenta-aika ja muistintarve puolittuvat.
Hyvin tärkeä ominaisuus sähkömagneettisessa simulaattorissa on myös käyttöliittymä ja sen tarjoamat graafiset välineet simuloitavan rakenteen määrittelemiseen ja tulosten tarkastelemiseen. Aplacin FDTD-menetelmässä rakenne on kyllä mahdollista määritellä tekstimuodossa, mutta tämä ei ole kovin havainnollista.
Siksi menetelmälle kehitettiin Nokian oma graafinen käyttöliittymä EMBuilder, jonka avulla voidaan määritellä simuloitava rakenne ja sen soluverkko, vieläpä hierarkkisesti, ja myös tarkastella simuloinnin tuloksia eri aikapisteissä tilannekuvina (Snapshot). EMBuilder käyttää edelleen APLAC-kieltä syöttötiedostolle, joten se pystyy myös lukemaan vanhoja simulointitiedostoja. Näin järjestelmä on mahdollisimman avoin, ja käyttäjät voivat siirtyä uuteen liittymään omassa tahdissaan. EMBuilder perustuu C-kieliseen GLU OpenGL grafiikkakirjastoon, ja toimii sekä Win-32, Linux- ja Unix-tietokoneympäristöissä.
Aplacin FDTD-menetelmää käytetään Nokialla muun muassa antennien ja planaaristen passiivisten RF-komponenttien suunnitteluun.
Passiivikomponenttien mallit
Kun otetaan käyttöön korkeampia taajuusalueita sekä uusia spektritehokkaita tietoliikennestandardeja, kasvavat myös passiivikomponenttien, lähinnä pintaliitosvastusten, kelojen ja kondensaattoreiden mallien tarkkuusvaatimukset. Vaikka diskreetti-passiivikomponenttien määrä esimerkiksi matkapuhelimissa on laskenut rajusti integrointiasteen kasvaessa, ovat jäljellä olevat diskreettikomponentit yleensä kriittisiä RF-toiminnan kannalta joten niiden tarkka mallinnus on edellytys suunnittelun nopealle onnistumiselle.
Yksinkertaisin tapa kuvata näiden komponenttien käyttäytymistä simulaattorille on käyttää elementtiä, jolle syötetään mitatut sirontaparametrit taajuuden funktiona, ja joka pystyy interpoloimaan mitattujen taajuuspisteiden välillä siten, että simulaattoriin välittyy oikeat admittanssit. Tällaisia elementtejä on useimmissa RF-simulaattoreissa, kuten myös Aplacissa. Niiden etuna on helppokäyttöisyys, mutta huonoina puolina esimerkiksi lämpötilariippuvuuksien ja toleranssien puute, sekä hitaus ja konvergenssiongelmat transienttianalyysissa.
Jos sen sijaan passiivikomponentit mallinnetaan sijaiskytkennän avulla, jonka elementtien arvot sovitetaan mitattuihin sirontaparametreihin, voidaan mallille antaa myös muita ominaisuuksia kuten lämpötilariippuvuus ja itseislämpiäminen, ja myös komponenttien toleranssit voidaan viedä mallin elementeille.
Koska sijaiskytkentä rakennetaan vastuksista, kondensaattoreista ja keloista, malli toimii oikein kaikissa analyyseissa, ja sitä voidaan käyttää missä tahansa piirisimulaattorissa. Haittapuolena on tarpeellisten elementtien määrä sijaiskytkennässä, joka riippuu mallinnettavan komponentin epäideaalisuuksista. Mitä pienempi fyysinen koko ja laajempi taajuusalue, sitä monimutkaisempi sijaiskytkentä.
NRC:llä on kehitetty APLAC-simulaattorin tulkkikielellä mallinnusohjelma, joka sovittaa passiivikomponenttien sijaiskytkennät mitattuihin S-parametreihin. Ohjelma kykenee automaattisesti sovittamaan kokonaisen sarjan komponentteja ja luo malleista APLAC-kirjaston. Kirjastoon kuuluu myös erikoismalli, joka sisältää kaikkien sarjassa olevien komponenttien sijaiskytkentäelementtien arvot taulukkoina.
Käyttäen Aplacin taulukkohaku-funktiota malli kykenee interpoloimaan sujuvasti komponenttien eri nominaaliarvojen välillä. Tästä on hyötyä, jos käyttäjä haluaa suunnitella piiriään optimoinnin avulla, sillä tehokkaimmat optimointialgoritmit eivät toimi hyvin, jos tavoitefunktio muuttuu hyppäyksittäin. Kun sen sijaan malli muuttuu tasaisesti optimoitavan nominaaliarvon mukaan, optimointialgoritmi löytää nopeammin parhaimmat komponenttiarvot, jotka sitten lopussa voidaan palauttaa lähimpiin sarjan diskreettiarvoihin.
Kun käytössä on sekä mitattuihin S-parametreihin suoraan perustuvia, että sijaiskytkentämalleja, suunnittelija voi valita tilanteen mukaan mitä mallia hän käyttää.
Yhteistyö kannattaa
APLAC-piirisimulaattori on osoittautunut vuosien varrella erittäin tehokkaaksi suunnittelutyökaluksi, ja sen uudet lisäosat kuten ASB parantavat olennaisesti simulaattorin kytkentämahdollisuuksia raskaisiin EDA-alueen työkaluihin.
APLAC on näytellyt merkittävää roolia myös suomalaisessa matkapuhelinteollisuudessa, jossa RF-osan ja samalla koko puhelimen pienentäminen integroinnin avulla on ollut eräs johtavista trendeistä 90-luvulla.
Nokialla on esimerkiksi käytössä ja jatkuvassa kehityksessä APLAC-mallikirjasto, jossa on yli 3000 diskreettikomponentin mallit. Ottaen huomioon EDA-ohjelmistotuotannon erittäin voimakkaan keskittymisen Yhdysvaltoihin, Aplacin merkitys eurooppalaisen ja erityisesti suomalaisen piirisuunnittelun osaamiskeskittymänä on kiistaton.
Aiheesta enemmän
APLAC Solutions Oy: http://www.aplac.com
TKK Teoreettisen Sähkötekniikan Laboratorio: www.aplac.hut.fi
Taustat:
Kirjoittaja: Tekn.tri. Mikael Andersson, Principal Scientist, Electronics Laboratory, Nokia Research Center
Yhteyshenkilö: mikael.j.andersson@nokia.com
Tutkimus: Syanide
Yhteistyössä: TKK:n Teoreettisen Sähkötekniikan laboratorio (TST), APLAC Solutions Oy (ASO) ja Nokia Research Center (NRC).
Teknologiaohjelma: ETX
EDA Electronic Design Automation. Elektroniikkasuunnittelussa käytetty automaatio, esimerkiksi suunnittelutyökalut
EMC ElectroMagnetic Compatibility. Sähkömagneettinen yhteensopivuus
FDTD Finite Difference Time Domain. Aika-alueen differenssimenetelmä
VBIC Vertical Bipolar Inter-Company. Vuonna 1995 julkaistu parannettu bipolaaritransistorimalli
Due to the rapid expansion of mobile handsets, RF technology has become one of the hot commercial segments in the modern electronics industry. Time to market demands and integration pose new requirements for the design methodologies, especially for the simulations of RF parts.
Four focus areas in this field can be raised: RF simulation methods, RF component modeling, electromagnetic simulation methods, and EDA user interfaces. Research in these areas has been going on since 1997 in Syanide (Simulation and modeling of RF Components), which is a joint project between Nokia Corporation, APLAC Solutions Oy and the Circuit Theory laboratory at the Helsinki University of Technology. The project belongs to the ETX technology program.
The platform of this project has been the APLAC circuit simulator and design tool to which the new simulation methods, algorithms and models have been implemented.
The main reason for this approach is that APLAC enables a versatile platform to which innovative design schemes can be easily applied. New analyses benefit from the large model libraries of the tool, and novel models can directly utilise the exisiting simulation methods. APLAC is also a capable vehicle for swiftly distributing the new methods to the existing customer base.
In this article, the developed RF modeling and simulation methods and tools are described. The author is Mikael Andersson (mikael.j.andersson@nokia.com), Principal Scientist in semiconductor device modeling at Nokia Research Center.